文献检索-宁波市创意产业特色资源库

限定检索结果

FPGA设计视时序为一切: 收藏
分享
引用; 《中国电子商情》2014年第12期 43-46页; 作者：angela sutton Paul OwensSynopsys公司FPGA产品部 Synopsys公司; 当FPGA设计无法满足时序性能目标时,其原因可能并不明显。解决方案不仅取决于FPGA实现工具为满足时序要求而优化设计的能力,还取决于设计人员指定前方目标,诊断并隔离下游时序问题的能力。目前,设计人员掌握了一些使用技巧,可以帮助您...; 当FPGA设计无法满足时序性能目标时,其原因可能并不明显。解决方案不仅取决于FPGA实现工具为满足时序要求而优化设计的能力,还取决于设计人员指定前方目标,诊断并隔离下游时序问题的能力。目前,设计人员掌握了一些使用技巧,可以帮助您设置时钟。通过Synopsys Synplify Premier等工具正确设置时序约束,然后调整参数,以满足赛灵思FPGA设计的性能目标。; 来源：详细信息评论

限定检索结果