摘要：基于相变存储器(PCM)已有的2T2R结构,提出一种以比值为导向的状态定义方法,以实现2T2R结构下PCM的多值存储.它在相变电阻具有4态可编写的能力下,可以实现单元内8态存储,同时对小尺寸验证,而对PCM存储电路的优化将使得PCM更具竞争力.同样基于这种以比值为导向的状态定义,一种软硬件相结合的新型纠错码方法使得对全部数据位的错误监测成为可能.

摘要：提出两种实现相变存储器多值存储的方法.这两种方法基于新的机理,即通过存储单元结构或相变材料的改进来得到在传统"高阻态"和"低阻态"两态之间稳定的中间电阻状态.与传统实现相变多态存储的方法相比,利用这两种方法实现的多值相变存储,可以有效地提高多态存储的可靠性和抗噪声性能,有利于在提高存储密度的同时简化外围电路的设计,在实际应用中有良好的前景.

摘要：采用0.18μm标准工艺制备出基于Sn掺杂Ge2Sb2Te5相变材料的相变存储器器件单元,利用自行设计搭建的电学测试系统研究了其存储性能。结果表明:Sn的掺杂没有改变Ge2Sb2Te5的相变特性,其相变阈值电压和阈值电流分别为1.6V和25μA;实现了器件单元的非晶态(高阻)与晶态(低阻)之间的可逆相变过程;器件单元中相变材料结晶所需电流最低为1.78mA(电流宽度固定为100ns)、结晶时间大于80ns(电流高度固定为3mA);相变材料非晶化脉冲电流宽度为30ns时,所需电流大于3.3mA;与Ge2Sb2Te5相比,Sn的掺杂降低了SET操作的脉冲电流宽度,提高了结晶速度,有利于提高相变存储器的存储速度。

摘要：设计了一种支持逻辑电路辅助计算的相变存储系统,将计算密集型任务卸载至基于逻辑电路的相变存储器(PCM)中,以解决由于大量数据迁移而造成的传输瓶颈问题;同时,利用逻辑电路的并行执行能力来实现对数据的高效处理,并利用PCM的独特优势来提高系统的整体性能.结果表明,所提出的相变存储系统比传统的数据处理方式的性能更佳.

摘要：传统的神经形态芯片一般采用SRAM阵列来存储突触权重,掉电后数据会丢失,且只能通过单一地址译码进行存取,不利于突触权重的更新.为此,本文基于40nm先进工艺并结合嵌入式相变存储器设计了一种非易失性突触存储阵列及神经元电路,为神经元的突触权重存储和更新提供了一种有效、高速和低功耗的解决方案.

摘要：基于相变存储器的擦操作(SET)特性,设计了一种能够产生电流阶梯波的相变存储器擦驱动电路,采用130nm标准CMOS工艺将其与128kb的相变存储器实验芯片集成。相比传统的单一电流脉冲擦驱动电路,这种改进后的擦驱动电路能将相变存储单元的电阻均值从15kΩ左右降至7kΩ左右,并且存储阵列的阻值分布一致性也得到提升,最终能将128kb相变存储实验芯片的单元成品率提升至99%以上。