摘要：With the rapid development of integrated circuit(IC)technology,reusable intelligent property(IP)core design is widely valued by the *** on the in-depth study of the functional characteristics of advanced microcontroller bus architecture(AMBA),a design scheme of IP core is presented,and it is divided into the functional modules,and the structural design of the IP core is *** relationship between the internal modules of the IP core is clarified,and the top-down design method is used to build the internal architecture of the IP *** IP core interface module,register module,baud rate module,transmit module,receive module,and interrupt module are designed in detail by using Verilog *** simulation results show that the designed IP core supports serial peripheral interface(SPI)protocol,the function coverage of IP core reaches 100%,the maximum working frequency reaches 200 MHz,and the resource occupancy rate is less than 15%.The reusable IP core can support multiple data formats,multiple timing transmission modes,and master/slave operation modes,reducing the resource consumption of hardware circuits and having stronger applicability.

摘要：传统的人工码垛方式不仅劳动强度大而且效率低,难以保证啤酒码垛质量,因此研究基于机器人技术的啤酒码垛系统。硬件设计上,选择ABB IRB460工业机器人作为码垛机器人,选择西门子S7-1200可编程逻辑控制器(Programmable Logic Controller,PLC)作为主控制器;软件设计上,通过四次多项式算法规划啤酒码垛机器人轨迹,采用结合滑动平均滤波算法的机械臂轨迹控制算法进行啤酒码垛机器人轨迹跟踪控制。测试结果表明,所设计的系统能够高效完成啤酒码垛任务,堆叠效果整齐且平稳。

摘要：为了了解水下目标的运动情况,并能比较准确地进行定位,设计了一种小型水下目标运动轨迹测试系统。系统硬件以DSP和单片机为核心,能够通过接收到水下目标发射的合作声信号,实时准确的解算出水下目标的方位参数,并能在PC机上显示目标的运动曲线。介绍了系统的工作原理、硬件结构和软件设计。实验结果表明系统整体工作性能良好,能够满足工程应用要求。

摘要：A low density parity check(LDPC)encoder with the codes of(8176,7154)and encoding rate of 7/8 under CCSDS standard for near space communication is *** on LDPC encoding theory,the FPGA-based coding algorithm is *** on the characteristics of LDPC generating matrix,the cyclic shift register is introduced as the core of the encoding circuit,and the shift-register-Adder-Accumulator(SRAA)structure is adopted to realize the fast calculation of matrix multiplication,so as to construct the encoding module with partial parallel encoding circuit as the *** addition,the serial port input and output module,RAM storage module and control module are also designed,which together constitute the encoder *** design scheme is implemented by FPGA hardware and verified by simulation and *** results show that the test results of the designed LDPC encoder are consistent with the theoretical ***,the coding system is practical,and the design method is simple and efficient.

摘要：为提高译码性能,基于CCSDS标准中应用于近地空间的(8176,7154)LDPC码,根据归一化最小和译码算法理论,设计实现了尺度因子可变的LDPC译码器。本次译码器的设计主要对校验结点量化数据进行优化处理,设计实现了尺度因子随迭代次数变化而变化,且尺度因子值以2的倍数为基数,采用右移相加代替校验结点数据与尺度因子的乘法运算,简化硬件实现。此外,增加了译码校验模块来检验经校验结点与变量结点迭代计算后的码字是否译码成功,译码成功或到达设定的最大迭代次数后将数据发出。基于FPGA设计实现了LDPC译码器,其中硬件设计中采用部分并行的译码电路,合理利用硬件资源。在信噪比为1.8、最大迭代次数为15时,通过仿真及板级验证,并对比尺度因子值为0.5、0.75及尺度因子可变时的译码结果,证明了可变尺度因子NMS译码算法可以实现译码功能且具有较好的译码性能。

摘要：为解决里所(Reed-solomon,RS)编码的低功耗设计,从系统架构、RTL级、门级等不同设计层级进行分析,并在专用集成电路(Application specific integrated circuit,ASIC)设计中加以实践。基于低功耗设计将前端RTL级设计与后端IC设计结合起来,研究能实现RS编码功能的芯片。在系统架构层,针对RS编码算法中伽罗华域的乘法运算在硬件实现时存在数据运算量大、消耗功耗大等问题,提出基于乘法器因子矩阵的方法对RS编码算法进行优化,通过将乘法运算转化为减法运算等方式减少数据运算量,从而降低功耗。在RTL级和门级层面,分别在逻辑综合和后端实现中加以约束来实现低功耗设计,总体功耗可以降低60%左右。解决了因IC芯片功耗过高导致芯片性能下降,从而影响芯片正常工作等问题,为集成电路工艺提供了新的发展方向。

摘要：为促进芯片国产化进程,解决低密度奇偶校验(Low density parity check,LDPC)码译码效率低下的问题,以空间数据咨询委员会(The consultative committee for space data systems,CCSDS)标准下的、应用于近地空间(8176,7154)的LDPC码为研究对象,根据归一化最小和译码(Normalized minimum sum,NMS)算法理论,设计了一种尺度因子可改变的LDPC译码器。首先,利用Vivado软件编写寄存器传输级(Register-transfer level,RTL)代码并进行功能仿真。其次,利用Design Compiler工具完成RTL级代码的综合,以生成物理设计需要的门级网表,并通过Innovus工具完成对的芯片后端自动布线(Auto placement route,APR)阶段的设计。在利用Prime Time和Calibre软件分别进行时序检查和物理验证时发现,存在时序违例1132条,设计规则违例647条。以不断迭代的方式进行修复,最终消除了违例,时序和物理设计均满足要求,并生成了GDS II文件。该设计可为芯片国产化生产提供新的思路。

摘要：为解决新疆地区现有葡萄藤清土机械伤藤率高、彩条布上方大量覆土影响葡萄藤清土上架和彩条布回收的问题,采用柔性刷辊设计了一种刷辊式葡萄藤清土机。该机关键部件为清土装置,作业时通过清土刷的旋转运动和横向伸缩机构的往复运动将彩条布上方的覆土清除。首先进行清土刷结构设计和材料选择,然后对清土刷工作过程进行运动学理论分析,得到影响清土机作业性能的主要参数。通过单因素试验确定清土刷转速、横向伸缩机构往复速度、清土刷回转直径的合理取值范围,以清土刷转速、横向伸缩机构往复速度、清土刷回转直径为试验因素,以清土率和伤藤率为评价指标,开展三因素三水平正交试验。试验结果表明,各试验影响因素对清土率和伤藤率的影响显著性大小顺序为清土刷转速、横向伸缩机构往复速度、清土刷回转直径。较优参数组合为:清土刷转速250 r/min、横向伸缩机构往复速度0.14 m/s和清土刷回转直径600 mm,在此参数组合下进行3次验证试验取平均值,清土率为90.98%,伤藤率为3.27%,与优化值相对误差均小于5%,证明样机设计合理。

摘要：为了解决高速数据采集过程中,数据通过LVDS接口向计算机高速传输数据的问题。采用了Xilinx公司Artix-7系列型号为XC7A35T的FPGA作为主控芯片,并基于USB3.0接口芯片设计了从LVDS到USB3.0的高速数据传输接口。使用了FPGA内置的LVDS收发器接收LVDS数据,并通过DDR3缓存后写入到USB3.0控制传输芯片,完成LVDS接口到USB3.0接口的高速数据传输。经过数据传输测试,系统能够将LVDS接口收到的数据通过USB3.0传输到计算机的上位机,实际传输过程中速率保持在250 MB/s,具有硬件设计简单、传输速度快等特点。

摘要：在FPGA中实现DSP和计算机常用的IEEE单精度32位浮点表示方式,通过模块化设计,能够进行相关的浮点加法和乘法操作。利用内部逻辑单元、乘法器、ROM、RAM等资源,经过正确的逻辑控制和可靠的时序设计,设计了一个能对激光陀螺信号进行高速、精确滤波的专用滤波器,并且更简便实现后续DSP或计算机对滤波数据的格式处理。