摘要：提出一种新的基于扫描线算法的ＩＣ版图几何设计规则检查方法．根据各类设计规则检查（ＤＲＣ）命令对运算边对的要求及检查值，选择保留适当的旧扫描线及其部分矢量，建立相应的数据结构和检索策略，实现在一次扫描中同时完成ｘ、ｙ方向的检查，冗余工作大大减少．采用的算法和数据结构适宜于将数据分段处理，便于使用内、外存数据交换方式，以降低对内存的要求，适宜于检查ＶＬＳＩ版图．

摘要：在基于硬件描述语言 VHDL的电路系统综合中 ,系统的实际功能是由各种形式的赋值语句来描述的 ,而赋值语句的核心是各种形式的表达式 .当设计的规模变大后 ,去除大量冗余的赋值语句和公共子表达式 (含运算的重定序问题 )就成为关系到所设计系统性能的两类重要的优化问题 .对各种可能出现的赋值语句组合情况进行研究后 ,得到一系列的处理规则 ,进而提出一种基于规则的算法 ,用来消除赋值语句冗余 ;对于第二类问题的两个子问题 ,通过一种基于代数中基本定律的算法同时解决之 .实验结果表明 ,解决第一类问题的算法在处理赋值语句冗余和二义性方面是有效的 ,解决第二类问题的算法比传统的 DAG算法更具普适性 .

摘要：VHDL的综合问题是当前 EDA研究的一个重要课题 .针对 VHDL复杂的语法结构 ,尤其是表达式的多样性 ,给出一个表达式的可综合语法检查器 .通过改变 VHDL表达式的产生式来解决在语法分析时遇到的二义性问题 .最后给出表达式主要的产生式及测试结果 .

摘要：提出了一种基于电流模技术的动态元件匹配方案 ,用以实现∑ ΔADC中内部多位数 -模转换器 ( DAC) .为减少由于 CMOS工艺中的非理想因素引起的电路失配 ,基本 DAC单元设计采用精密电流拷贝电路 ,采用动态元件匹配的设计思想 ,选择一阶动态平均权重 ( DWA)算法进行选通电路的设计 ,对各基本 DAC单元进行动态选通 ,将元件之间的失配误差转换为高频噪声分量 .这些高频分量在∑ ΔADC的数字重建滤波器中被滤除 .模拟显示 ,与不采用 DWA的实现方案相比 。

摘要：传统的组合逻辑电路测试方法在搜索过程中都不可避免地要进行反向回溯 ,由于反向回溯的次数过多 ,往往会降低算法的效率 .文中利用 OBDD来表示电路中每个节点所代表的逻辑函数 ,把传统算法中的反向回溯过程转换为 OBDD图的问题 ,从而加快了故障测试的速度 .同时 。

摘要：提出了一种新的版图单元重叠提取方法 .在算法中引进了单元抽象的概念 ,通过使用单元抽象能正确地提取单元之间的各种重叠 .在单元提取中生成单元的抽象 ,然后把这个抽象映射到上级单元 ,以进行上级单元的提取 ,并形成单元之间的连接 .目前该算法已在层次式版图电路提取器 (HNE)中实现 .

摘要：介绍一种可用于语音处理的低功耗、高速率的抽取和内插数字滤波器的集成电路设计方法。设计中充分降低了硬件复杂度 ,提高了硬件利用效率。数字滤波的核心运算在乘加运算功能块内进行 ,节省了硬件耗费 ,并改变了内存寻址方式 ,降低了功耗。

摘要：文章中提出了一种用边界元法计算ＶＬＩＳ版图电容的方法，它通过求解二维Ｌａｐｌａｃｅ方程，直接得到包括寄生电容在内的版图电容的值．与其它计算电容的数值方法相比，该方法数据准备简单，占有内存少，计算效率高，并且有较高的精度．通过用本算法对几种典型结构的ＶＬＳＩ版图电容进行提取，均取得令人满意的效果．

摘要：集成电路版图提取为精确估计电路性能提供了可靠的手段。主要介绍了版图电路提取的各种方法及其优缺点。最后，着重介绍了一种新的层次式版图电路提取方法。

摘要：本文针对全数字PWM结构中存在的非线性误差,提出了一种数字校正方法.这种校正方法在delta-sigma调制器的各个积分器中加入校正系数.此方法计算量小,非常易于硬件实现实时的误差校正.在此基础上设计了一个全数字的PWM电路结构,并进行了仿真.仿真结果表明,经过校正的数字PWM具有良好的线性,完全消除了非线性误差.