摘要：Using beam propagation method （BPM）, key optical design parameters of InP/AlGaInAs multiple quantumwell （MQW） ring laser were numerically analyzed. The influences of waveguide dimensions, curvature radiusand gap size on the coupling efficiency were discussed. An InP/AlGaInAs MQW ring laser with radius of 350 μm wasdesigned and realized. The experimental results show that the designed device, lasing at 1 563.2 nm with side modesuppression ratio higher than 20 dB, exhibited unidirectional bistability between the clockwise and counterclockwisemodes.

摘要：基于IHP 0.13μm SiGe BiCMOS工艺,设计了一款应用于超高速光通信的四级脉冲幅度调制(PAM4)光发射机驱动电路.整体电路包括两路高速非归零码(NRZ)通道(最高有效位通道和最低有效位通道)、时钟缓冲级、电流模式逻辑(CML)加法器和输出缓冲级.鉴于PAM4信号的高线性度要求,为解决传统设计中电平失配率(RLM)较低的问题,设计了带有低压共源共栅电流镜的CML加法器,避免电流镜像不精确和输出阻抗随加法逻辑变化所带来的非线性因素.同时,针对传统输出级带宽不足与摆幅过小的问题,设计了有源电感负载的f_(t)倍频器结构,在实现同等增益下更高电路带宽的同时,突破传统输出级设计中输出摆幅与阻抗匹配之间的矛盾.后仿真结果表明,在电源电压3.3 V、输入信号为两路100 mV的25 Gb/s NRZ信号的条件下,所设计的两路高速NRZ通道可实现约18.3 dB的增益和19.65 GHz的带宽,带宽范围内等效输入噪声电压小于37.6 nV/√Hz.整体电路可实现50 Gb/s PAM4输出信号,输出眼图清晰,且获得了RLM为98.6%的高线性度,输出摆幅达1.5 V.

摘要：作为神经形态视觉感知系统的基本单元,光电突触需实现光敏和突触双重功能.本文基于TSMC 180 nm标准CMOS工艺提出了一种由两个PMOS晶体管构建的光电浮栅突触结构,并利用浮栅电压表征突触权重.其中,一个PMOS管工作在光电混合模式,在光信号和电信号的刺激下,突触的浮栅电压分别呈现增加和降低特性,以此实现突触的兴奋性和抑制性功能;另一个PMOS管工作在隧穿模式,并通过Fowler-Nordheim(FN)隧穿机制修正突触权重.基于光电浮栅突触的电路模型,设计了用于像素识别的单元电路,搭建了3×3的像素阵列,并分析了无噪声和有噪声两种情形下的二值图像“+”识别.仿真结果表明,在基础光强为0 mW/cm^(2)和75 mW/cm^(2)的无噪情形和引入0.5 mW/cm^(2)噪声的有噪情形下,所设计的光电浮栅突触均可实现二值图像识别,并具有一定的抗噪声能力.

摘要：稳定的非挥发性存储器(Non-volatile memory,NVM)是射频识别标签系统中的重要组成部分,作为系统的信息承载体,用于存储用户或产品的基本信息。NVM的性能和造价是约束其发展的主要因素,为了改善非挥发性存储器的性能和降低其成本,文中基于传统的非挥发性存储器EEPROM,采用UMC 0.18μm标准CMOS工艺,优化设计了一个存储容量为256位高性能低成本的单栅非挥发性存储器,从工作电压、效率、速度和功耗的角度,对存储单元进行了隔离保护处理,改进了电荷泵的升压模块和稳压模块,采用电压检测型灵敏放大器。电源电压1.8V,编程电流为42μA,读电流为2μA,编程时间为5ms/bit,读速率为2Mb/s。

摘要：基于IHP 0.25μm SiGe BiCMOS工艺,利用工艺库提供的分束器将入射光信号能量均分给差分电路两侧的Ge波导耦合型探测器,设计了一款应用于高速光通信和光互连领域的增益自动可控型光电集成光接收机.整体电路包括光电探测器、跨阻放大器、两级增益放大器、输出缓冲级、直流偏移消除模块和自动增益控制模块.为解除利用直流偏移消除电路检测峰值电压这种传统方案对消直流电容容值的限制,电路设计了同时具有峰值检测和增益控制功能的自动增益控制模块,并引入放电复位电容来控制采样时间.为了稳定差分电路的直流工作点,并避免引入过多功能模块对电路噪声的恶化,设计了结构灵巧的直流偏移消除电路.同时,为了提升电路带宽,还设计了带射随器反馈的共射跨阻放大器、带简并电容的Cherry-Hooper增益放大器以及可有效降低输入电容对级联电路带宽限制的f_T倍频器.仿真结果表明,在电源电压为3.3 V、输入光功率-10 d Bm的情况下,所设计的光接收机电路增益为80.2 dBΩ,-3 dB带宽为34.8 GHz,带宽范围内等效输入噪声电流小于35 pA/√Hz.输入光功率在-15^-3 dBm范围内,电路可实现对增益的自动控制,输出摆幅约500 mV,波动小于10%.在40 Gb/s的传输速率下,电路眼图清晰方正,无明显的欠冲与过冲,交叉点清晰,张开度良好,有望用于高速单片集成光接收机中.

摘要：设计了一款传输速率为25 Gb/s的高输出摆幅CMOS光接收机模拟前端电路.该模拟前端电路包含跨阻放大器、限幅放大器、输出缓冲器以及单端转差分和直流偏移消除模块.其中,跨阻放大器设计中采用反馈增强技术降低输入阻抗,同时应用电感峰化技术消除输入端大电容的影响,从而降低了输入端极点的频率,提升了跨阻放大器的带宽.三级互补型有源反馈限幅放大器在使用有源反馈技术扩展带宽的同时,利用互补型有源反馈结构极点分裂的特性,消除了多级级联引起峰化增益,从而获得更加平坦的幅频增益.相比于交错有源反馈限幅放大器其结构更为简单,信号线之间的串扰明显减小.而单端转差分电路使得该模拟前端电路输出信号呈现全差分特性,提升了低供电电压CMOS工艺电路的输出摆幅.单端转差分电路可以同时实现直流偏移消除功能,节省了芯片的面积,提升电路集成度.该高速光接收机模拟前端电路基于SMIC 55 nm CMOS工艺设计与仿真,版图面积为830μm×850μm.仿真结果表明:该光接收机模拟前端电路在输入端等效电容为150 fF的条件下,-3 dB带宽为24.3 GHz,跨阻增益为77.4 dBΩ,在此传输带宽内输入、输出反馈系数s11、s22均小于-10 dB;供电电压为1.2 V的情况下,差分输出电压摆幅可达400 mV;数据传输速率为25 Gb/s时,该接收机模拟前端电路功耗为57.6 mW.

摘要：本文基于UMC 0.18 μm CMOS工艺,设计了一款低噪声交叉耦合结构的跨阻放大器.该电路由优化的调节型共源共栅(RGC)结构和输出缓冲级构成,其中采用两级共源放大器作为RGC结构的辅助放大器,用于提升电路的等效跨导和带宽.此外,通过优化电路参数以及在输入端引入阶梯型无源匹配网络来进一步拓展带宽和降低电路噪声.测试结果表明,在探测器等效电容为300pF时,所设计跨阻放大器芯片的-3d B带宽为2.2GHz,跨阻增益为61.8d B?,平均等效输入噪声电流谱密度仅为9 pA/(Hz)^(1/2),成功实现了2.5Gb/s的传输速率.在1.8V电源电压下,芯片功耗为43m W,包括焊盘在内的芯片总面积为1×1mm^2.

摘要：为了解决压控振荡器的调谐范围、相位噪声、功耗和芯片面积等指标难以多重优化的问题,本文基于TSMC40 nmCMOS工艺,通过设计改进型开关电容阵列、高Q值LC谐振电路和大滤波电容等结构,实现了一种宽调谐范围低相位噪声的小面积压控振荡器.采用NMOS型负阻结构,以适应于0.9 V的低电源电压电路.将改进型开关电容阵列与可调电容相结合,获得8条工作于不同频率的子频段,通过选择合理的电容,使8个子频段首尾重叠,从而获得一段连续的振荡频率.与传统结构相比,改进型开关电容阵列添加了两个上拉电阻和一个输入端反相器,既能获得更宽的调谐范围,又可以抑制电源噪声,从而优化相位噪声.通过大滤波电容与尾电流MOS管并联构成低通滤波器,滤除共模点处的高频分量,抑制偶次谐波噪声,同时使输出波形更加对称,仿真结果表明,添加大滤波电容后相位噪声降低了3.02 dB.在满足电路要求的情况下,选择Q值更高的电感和电容提高谐振电路的品质因数,从而降低功耗.版图采用抽头电感,减少电感的使用个数,节省版图面积,降低成本.测试结果表明,在0.9 V电源电压下,压控振荡器的频率调谐范围为2.65~3.84 GHz,中心频率为3.24 GHz,在1 MHz频率偏移处的相位噪声为-109.71 dBc/Hz,功耗为10.81 m W,芯片核心面积仅为0.13 mm~2.

摘要：设计了一种用于900MHz RFID阅读器的零中频正交下变频混频器,该混频器采用共跨导级正交结构,并利用电流注入技术减小噪声,在UMC0.18μmCMOS工艺下实现。整个芯片分为三部分,混频器、带隙基准以及缓冲器,总面积为1.1mm2。混频器在1.8V电压下消耗电流3.7mA,带宽范围880～940MHz,增益16.42dB,三阶截点为-4.625dBm,在100kHz处噪声系数为15.2dB。芯片能够达到阅读器的性能要求。

摘要：设计了一种应用于超高频射频识别（UHFRFID）阅读器的A∑Fractional-N频率综合器。该频率综合器采用开关电容阵列结构实现了调谐范围为750—950MHz的压控振荡器，使用电流模式逻辑（CML）结构D触发器实现了7—8双模预分频，频率精度设计为1．98kHz，电路基于UMC0．181xm2层多晶6层金属CMOS工艺实现，芯片面积为1700μm×1950μm。仿真结果表明系统建立时间小于1001xs。系统相位噪声的Matlab仿真结果为-115dBc／Hz@500kHz。测试结果显示电源电压1．8V时功耗15mA，总输出相位噪声为-111．45dBc／Hz@500kHz，测试的输出频率较好地符合预置输出频率。