摘要：可编程逻辑器件(PLD)现在容量已经足够大能够实现以前仅能由ASIC或SoC技术才能实现的复杂系统。我们称这种系统为可编程单芯片系统(SOPC)。尽管PLD变得越来越复杂,但是现在的市场条件认为设计者能够显现出PLD开发的面市优势是更重要的,为了在更少的时间内设计出更复杂的系统,必然需要新的器件,工具和设计方式。这些系统对同类开发已经变得太复杂了。相反,设计者把系统划分为功能块或"模块"、管理这些模块的性能和集成需要新的PLD设计方式。采用基于模块的设计流程,如Altera的Stratix^(TM)器件和QuartusⅡ设计软件,是设计,验证和优化百万门级最有效方式。

摘要：仅依靠FPGA特征数据来检验DDR2接口方案功能是不够的,在苛刻的环境中,这些方案设计必须非常可靠,具有较强的鲁棒性.为解决这一挑战,需要采取一系列测试方案来查明影响系统功能最关键的问题.一旦找到这些问题,需要进一步解决的是:已有的FPGA解决方案在这些环境中究竟表现怎样?测试采用了Altera DDR2 IP内核,速率为533Mb/s,该内核目前向Quartus Ⅱ用户免费提供.

摘要：传统上，数字逻辑的静态功耗不会很高，然而在非常小的工艺节点上，这种情况发生了变化。随着工艺尺寸的降低，数字逻辑的泄漏电流成为FPGA面临的主要挑战。虽然迈向65nm工艺实现了摩尔定律预言的密度和性能优势，但是性能的提高也会显著增加功耗，有可能出现无法承受的高功耗。