摘要：To solve the topology optimization of complicated multi-objective continuous/discrete design variables in aircmit structure design, a Parallel Pareto Genetic Algorithm （PPGA） is presented based on grid platform in this paper. In the algorithm, the commercial finite element analysis （FEA） software is integrated as the calculating tool for analyzing the objective functions and the filter of Pareto solution set based on weight information is introduced to deal with the relationships among all objectives. Grid technology is utilized in PPGA to realize the distributed computations and the user interface is developed to realize the job submission and job management locally/remotely. Taking the aero-elastic tailoring of a composite wing for optimization as an example, a set of Pareto solutions are obtained for the decision-maker. The numerical results show that the aileron reversal problem can be solved by adding the limited skin weight in this system. The algorithm can be used to solve complicated topology optimization for composite structures in engineering and the computation efficiency can be improved greatly by using the grid platform that aggregates numerous idle resources.

摘要：对环形网络的仲裁器结构进行研究,提出了一种可扩展流水仲裁器结构,能够同时完成通信缓冲和通信链路的分配.对14个通信节点互连进行了建模模拟,各节点命中数量差值小于5%,该结构仲裁器具有较好的仲裁公平性;然后采用Chartered 65nm工艺对RTL设计进行了时序综合实验,关键通路延迟比同等规模的全交叉开关结构降低36.8%;同时该仲裁结构中的仲裁核心逻辑时序受互连规模变化影响较小,具有一定的可扩展性.

摘要：本文以Bluespec System Verilog高层硬件描述语言为工具,对MD5核心算法进行了设计空间探索,实现了全展开组合逻辑、全展开流水线、循环迭代、流水化的循环迭代四种结构,测试和分析了各种结构的性能和面积指标,完整掌握了MD5IP核的设计空间的各项参数。

摘要：能耗是目前高性能计算系统性能提升的一大挑战。主处理器连接加速器的异构计算技术可以有效提升系统能效,因而被广泛应用于当前高性能计算系统的设计。同等系统规模下,异构计算系统的Linpack效率普遍低于同构系统。针对这一问题,从结构设计的角度,基于真实计算系统的设计参数和性能数据,分析了大规模异构高性能计算系统Linpack效率受限的主要因素及其对结构设计的需求,并构建了针对异构计算系统的Linpack性能模型对分析结论进行了验证。研究成果对异构计算系统Linpack的性能优化以及未来高效异构架构的设计具有一定的指导意义。

摘要：针对桥梁结构构件常用地震易损性分析方法的不足,提出桥梁构件地震易损性分析的核密度估计方法。基于结构地震易损性条件概率的基本定义,重新定义易损性函数,采用概率统计中的非参数估计的核密度估计思想,实现地震动和抗震需求的联合概率密度分布函数、地震动边缘分布概率密度函数的估计,据此构建桥梁结构构件地震易损性的核密度估计算法。用Bootstrap重抽样方法验证所提易损性算法的正确性和可靠性。以一座刚构-连续组合体系桥梁为例,结合桥梁结构抗震设计规范,构建基于OpenSees软件平台的有限元模型,考虑结构参数不确定性和地震动的不确定性,基于增量动力分析和核密度估计,分析桥梁构件的地震易损性。同时分别用结构易损性分析参数估计的最大似然估计法和概率地震需求分析法、非参数估计的蒙特卡罗法计算结构地震易损性曲线,对比讨论4种结构地震易损性分析方法的结果,验证所提方法的正确性和可靠性。研究结果表明:相同计算精度条件下,所提桥梁结构地震易损性分析的核密度估计方法具有较好的计算效率,可用于桥梁结构构件的地震易损性分析中。

摘要：随着微电子工艺的不断进步,SoC芯片设计中SRAM所占面积越来越大,SRAM的缺陷率成为影响芯片成品率的重要因素。提出了一种可扩展的存储器自修复算法(S-MBISR),在对冗余的SRAM进行修复时,可扩展利用存储器访问通路中校验码的纠错能力,在不改变SRAM结构的前提下能够进一步提高存储器的容错能力,进而提高芯片成品率。最后对该算法进行了RTL设计实现。后端设计评估表明,该算法能够工作在1GHz频率,面积开销仅增加1.5%。

摘要：模块化数据中心网络的模块间互联结构和路由负责模块的有效组织以及不同模块服务器间的高效通信,使得如何设计具有高带宽、高容错和高可扩展能力的互联结构以支持大规模、超大规模数据中心的构建,成为模块化数据中心网络需要解决的首要问题.提出了一种构建超大规模模块化数据中心的模块间互联结构MDKautz.该结构通过模块内大量未被使用的交换机预留高速端口将模块以Kautz图互连,在无需额外增加任何高端交换设备的前提下,构造出具有高带宽、高容错和灵活可持续扩展性的超大规模数据中心网络.对MDKautz的构建方法、路由策略以及扩展方法进行了分析.数学分析和模拟实验结果证明了该新型网络结构具有良好的拓扑特性和通信性能,可有效支持数据中心高带宽、高容错的典型应用.

摘要：高效能是处理器设计的重要指标。由于指令部件在处理器芯片中开始占据越来越多的芯片面积,消耗了较多的芯片功耗,研究人员提出了零级指令缓存设计。零级指令缓存容量小、访问耗能低,与流水线紧密耦合、取指命中时可以门控流水线部分逻辑。因此,零级指令缓存可以有效提高流水线指令部件的能效比。综述了现有的零级指令缓存的不同结构、各结构的发展与应用情况;展望了零级指令缓存设计的未来研究思路。

摘要：众核处理器设计在芯片面积上受到了巨大挑战,如何将有限的芯片面积投入到运算能力中,是众核处理器体系结构研究的热点。聚焦众核处理器的指令缓存结构设计,研究通过在多核核心之间共享一级指令缓存,以获取指令系统及处理器流水线性能的提升。给出了共享指令缓存的结构设计,对该结构进行了节拍级精确的性能模拟,并通过RTL级代码的综合得到了面积开销和时序指标。测试结果表明,共享指令缓存可以降低11%~27%的缓存脱靶率,提升4%~7%的流水线性能。

摘要：本文介绍了一种面向并行模拟的Verilog代码分割器VCPPS。VCPPS通过图形化的方式进行人机交互,并采取用户启发式的方法指导分割。文章介绍了VCPPS设计与实现中的一些关键技术,通过分析可以看出,VCPPS可以正确地完成繁琐的Verilog代码分割工作,为并行Verilog模拟提供支持。