摘要：针对封装和ESD寄生对源极电感反馈结构低噪声放大器的影响,进行了详细的理论分析。在已发表文献的基础上,加入对ESD寄生引起的输入匹配网络改变的考虑,给出了新的噪声系数公式。根据分析结果,提出设计时的考虑。采用0.18μm CMOS工艺,设计了一款GPS L1波段的单端低噪声放大器。测试结果显示,电路增益达到18dB,噪声系数为2.2dB;在1.8V电压下,电流消耗为4.5mA。

摘要：设计了一种高精度宽带数字控制可变增益放大器,利用增益加强技术改进可变增益放大器的步进精度;同时,引入零点抵消技术,并加入源极负反馈电容,在不增加额外功耗的条件下,拓展了带宽。该电路采用0.18μm CMOS工艺,1.8V供电电源,增益动态范围为62dB,步进精度为1dB,步进误差为0.2dB。设计的可变增益放大器可以提供高达80MHz的带宽,整个电路消耗1.5mA电流,芯片尺寸为300μm×800μm。

摘要：设计了一款带自动波特率检测且误差较小的UART模块,旨在获得良好的通信功能。该模块支持全双工的串行数据传输和红外通信功能,且支持DMA模式以减少CPU的占用时间。UART的发送和接收通道各有一个FIFO模块。最后,利用Verilog语言的硬件实现方法在FPGA平台上进行了验证。

摘要：设计了一款3.7 GHz宽带CMOS电感电容压控振荡器。采用了电容开关的技术以补偿工艺、温度和电源电压的变化,并对片上电感和射频开关进行优化设计以得到最大的Q值。电路采用和舰0.18μm CMOS混合信号制造工艺,芯片面积为0.4 mm×1 mm。测试结果显示,芯片的工作频率为3.4~4 GHz,根据输出频谱得到的相位噪声为-100 dBc/Hz@1 MHz,在1.8 V工作电压下的功耗为10 mW。测试结果表明,该VCO有较大的工作频率范围和较低的相位噪声性能,可以用于锁相环和频率合成器。

摘要：设计了一款与CSMC，0．5μmCMOS工艺兼容的频率为500MHz的辐照加固整数型锁相环电路。研究了总剂量辐照以及单粒子事件对锁相环电路主要模块及整个系统性能的影响。此外，通过修正BSIM3V3模型的参数以及施加脉冲电流源来模拟总剂量辐照效应和单粒子事件，对锁相环整体电路进行了电路模拟仿真以及版图寄生参数提取后仿真。模拟结果表明，辐照总剂量为1Mrad（Si）时锁相环电路仍能正常工作，产生270．58～451．64MHz的时钟输出，峰峰值抖动小于100ps，锁定时间小于4μs；同时在对单粒子事件敏感的数字电路的主要节点处施加脉冲电流源后，锁相环电路均能在短时间内产生稳定的输出。

摘要：提出了一种对标准单元的光学邻近效应校正结果进行复用的方法,并通过将传统标准单元中的所有核心逻辑通过反相器和二选一多路选择器的组合来实现,得到了一套可制造性强的精简标准单元库,从而使OPC复用技术得以有效实施,并将在很大程度上提高芯片生产效率和降低掩模数据存储量.精简标准单元库中单元的电气仿真结果表明其在面积、速度、功耗方面与传统标准单元库相比性能损失很小.

摘要：射频(RF)滤波器在4G移动通信(如Band 40波段)中具有广泛应用。描述了基于薄膜体声波谐振器(FBAR)技术的RF滤波器的设计和制作方法。体声波滤波器是由FBAR以T型结构级联的方式实现的。在滤波器的设计过程中,为了使仿真结果更接近于实际情况,采用考虑电极和衬底间耦合效应的改进的Mason模型对FBAR进行性能仿真和优化。最后,在8英寸(1英寸=2.54 cm)CMOS工艺线上对此滤波器进行了流片。测试结果表明,Band 40波段的体声波滤波器具有低的通带插入损耗(小于3 dB)、高的带外抑制(大于40 dB)和快速滚降特性。

摘要：提出了一种基于亚阈值区的低功耗CMOS晶体振荡器电路。通过环路增益和相位的分析,得出了一般晶体振荡电路的振荡性能优化条件;并通过亚阈值电流源、亚阈值MOS管反馈、电流源放大缓冲级以及电路的其他改进,进一步优化振荡电路的性能。根据这种设计,采用SMIC0.18μm CMOS单层多晶硅六层金属工艺,实现了一个功耗电流0.7μA的CMOS晶体振荡器。

摘要：首先对用于CMOS低中频GPS接收机的模数转换器(ADC)进行了设计考虑。由ADC引入的信噪比降低与四个因素有关:中频带宽,采样率,ADC的比特数及ADC的最大阈值与噪声均方根比值。在设计考虑的基础上,采用TSMC0.25μmCMOS单层多晶硅五层金属工艺实现了一个4bit16.368MHz闪烁型模数转换器,并将重点放在了前置放大器和提出的新的比较器的设计和优化上。在时钟采样率16.368MHz和输入信号频率4.092MHz的条件下,转换器测试得到的信噪失真比为24.7dB,无杂散动态范围为32.1dB,积分非线性为+0.31/-0.46LSB,差分非线性为+0.66/-0.46LSB,功耗为3.5mW。ADC占用芯片面积0.07mm2。

摘要：基于0.18μm RF CMOS工艺,设计了一种可用于低中频和零中频GPS接收机的CMOS正交混频器。通过固定电流注入技术,减小了混频器的噪声系数。将混频器的开关管偏置在线性区,可进一步降低混频器的1/f噪声,适用于零中频接收机。在1.8 V的工作电压下,由Cadence Spectre RF仿真可得,混频器的转换增益为7.1 dB,而4 MHz和20 kHz中频输出的SSB噪声系数分别为8.7 dB和12.3 dB。