摘要：This paper proposes an effective method to jointly design girth-4 cycle-free Quasi-cyclic(QC) Lowdensity parity-check(LDPC) codes for multi-relay cooperation in a Rayleigh fading channel, where the joint iterative decoding by Min-sum algorithm(MSA) based on the introduced joint Tanner graph is also presented at the destination. Theoretical analysis and simulation show that the proposed QC-LDPC coded cooperation outperforms the randomly coded cooperation under the same conditions.

摘要：重复累积(RA)码是一种特殊结构的低密度奇偶校验(LDPC)码,不仅具有LDPC码的优点,还能实现差分编码。针对LDPC编码协作系统编码复杂度高、时延长的问题,该文引入准循环RA(QC-RA)码,推导出信源节点和中继节点采用的QC-RA码对应的联合校验矩阵,基于公差构造方法设计该联合校验矩阵,并证明该方法设计的联合校验矩阵不存在围长为girth-4,girth-6的短环。理论分析和仿真结果表明,同等条件下该系统比相应点对点系统具有更优异的误码率性能。仿真结果同时表明,与采用一般构造QC-RA码或基于Z型构造QC-RA码相比,采用基于公差构造的联合设计QC-RA码的多信源多中继协作均可获得更高的编码增益。

摘要：为解决多信源多中继低密度奇偶校验(LDPC)码编码协作系统编码复杂度高、编码时延长的问题,该文引入一种特殊结构的LDPC码基于生成矩阵的准循环LDPC码(QC-LDPC)码。该类码结合了QC-LDPC码与基于生成矩阵LDPC(G-LDPC)码的特点,可直接实现完全并行编码,极大地降低了中继节点的编码时延及编码复杂度。在此基础上,推导出对应于信源节点和中继节点采用的QC-LDPC码的联合校验矩阵,并基于最大公约数(GCD)定理联合设计该矩阵以消除其所有围长为4,6(girth-4,girth-6)的短环。理论分析和仿真结果表明,在同等条件下该系统的误码率(BER)性能优于相应的点对点系统。仿真结果还表明,与采用显式算法构造QC-LDPC码或一般构造QC-LDPC码的协作系统相比,采用联合设计QC-LDPC码的系统均可获得更高的编码增益。

摘要：极化(Polar)编码协作可同时获得编码增益与分集增益,实现可靠通信。为了解决中继能量受限问题,本文研究了基于无线信息与能量同传(Simultaneous Wireless Information and Power Transfer,SWIPT)技术的Polar编码协作系统。首先,建立了基于SWIPT的Polar编码协作系统模型。其次,鉴于Polar码的Plotkin构造方法将一个长码分裂成两个短码,非常适用于编码协作场景,使用Plotkin构造方法联合设计信源节点和中继节点Polar码,并在目的节点对其进行联合串行相消(Successive Cancellation,SC)译码。相比传统点对点系统,基于SWIPT的Polar编码协作系统使得系统中断概率大幅度降低;与随机低密度奇偶校验(Low Density Parity Check,LDPC)编码协作系统相比,在译码迭代次数低时所提方案误码性能更佳。

摘要：大数据及云存储的发展对传统的存储技术提出了更高的要求。为了进一步提升多级存储单元的存储效率,提出了一种双层低密度奇偶校验(Low-Density Parity-Check, LDPC)码的优化设计方法。该方法针对多层单元(Multi-level Cell, MLC)信道的非对称性特性,对存储单元的单页添加额外校验比特以提高存储单元闪存信道的译码性能,并对单层LDPC码和本算法的性能进行了分析。仿真结果表明,在多级存储单元信道中使用BP译码算法进行译码,误码率为10;时,基于双层LDPC码构造的纠错码算法比单层LDPC码有约额外4 000次的擦除次数的提升,且译码复杂度也相应降低。

摘要：为了进一步提高多级单元(multi-level-cell, MLC)闪存的耐久度和可靠性,提出了一种MLC闪存信道中基于互信息量(mutual information, MI)异构的polar码优化方法.该方法利用对数似然比(log-likelihood ratio, LLR)分布在MLC闪存信道和AWGN(additive white Gaussian noise)信道中的差异性,以MI重新拟合LLR分布,得到在闪存信道下等效的标准方差,从而进行高密度存储系统中的polar码优化设计.随后,分析了不同的polar码构造法对多级存储单元的纠错性能影响,并与所提的构造方法进行比较.仿真结果表明该文优化方法优于AWGN信道下传统的构造方法,当编程/擦除(program-and-erase, PE)循环为21 000次时,与蒙特卡罗法相比其误码率(bit error rate, BER)性能提升2个数量级,且在BER为2×10^-5时可增加6 800次的编程/擦除循环.