摘要：本文描述了通用异步收发机UART(Universal Asynchronous Receive Transmitter)核的一种优化设计实现的设计流程。通过采用划分功能模块使结构直观清晰并且简化了设计流程。该UART核采用VerilogHDL语言描述其功能,对RTL级实现优化,解决了多时钟、亚稳态和毛刺等问题。用SYNOPSYS软件仿真、验证和综合、优化生成的IP(Intellectual Property)核可以很方便地嵌入到ASIC/SoC设计中。

摘要：为了解决SOI技术的ESD问题,我们设计了一种适用于部分耗尽SOI的栅控二极管结构的ESD保护电路,并进行了ESD实验。通过实验研究了SOI顶层硅膜厚度、栅控二极管的沟道长度和沟道宽度,限流电阻以及电火花隙等因素对保护电路抗ESD性能的影响,我们发现综合考虑这些因素,就能够在SOI技术上获得良好的抗ESD性能。

摘要：High-voltage nMOS devices are fabricated successfully and the key technology parameters of the process are optimized by TCAD software. Experiment results show that the device＇s breakdown voltage is 114V, the threshold voltage and maximum driven ability are 1.02V and 7.5mA（W/L = 50）, respectively. Experimental results and simulation ones are compared carefully and a way to improve the breakdown performance is proposed.

摘要：利用中国西北充沛的光热及干燥空气资源,考虑节约热风的能源消耗等因素,设计了一套适用于玉米果穗和籽粒分两级干燥工艺的太阳能集热通风干燥系统,系统安装了可自卸平置式物料床,方便玉米果穗的干燥与卸载;控制系统可根据干燥仓内温度的变化实现对通风干燥系统的自动控制。试验表明,此系统可在短时间内将玉米果穗干燥,利用该太阳能集热通风干燥系统进行玉米果穗的两级干燥,干燥时间较一次干燥工艺缩短了18h,平均降水速率每小时比玉米果穗一次干燥提高60.8%。该系统设计为我国育种干燥工艺及其相应设备的研究提供了参考。

摘要：比较了正交频分复用(OFDM)中常用的四种调制解调工作模式,并对BPSK、QPSK、16QAM和64QAM四种调制方式的通用调制解调模块进行了优化设计,使之能根据接收端的误码率状况进行自动调整调制,采用共享64QAM映射表整合16QAM映射表ROM,通过对BPSK和QPSK的解调分析,由于星座点比较少,判决最后可以转换成映射关系,并将实部和虚部分别进行。利用共享寄存器、数据选择器、减法器等器件进行数据优化整合运算。通过FPGA的仿真,对几种调制模式的资源消耗进行比较,在不影响性能的基础上优化后的资源占用得到极大降低。

摘要：研究了基于IBM 8RF 130 nm工艺部分耗尽绝缘体上Si(PDSOI)动态阈值晶体管(DTMOS)体电阻、体电容以及体电阻和体电容乘积(体延迟)随Si膜厚度和器件宽度的变化。结果表明,Si膜厚度减小会导致体阻增大、体电容减小,但是体电阻和体电容的乘积却明显增大。Si膜厚度从200 nm减小到80 nm,体延迟增加将近两个数量级。器件宽度增加使得体电阻和体电容都明显增大,DTMOS电路延迟也因此指数递增。推导出了PDSOI DTMOS的延迟模型,为SOI DTMOS器件设计提供了参考。

摘要：喷药机在我国农村农田作业中起着重要作用。为此,通过对喷药机主要结构、工作原理、相应工作泵、喷头、药箱选取及逆止喷药回流阀的设计,研制出了一种在实际应用中具有良好效果的拖拉机前置式喷药机。

摘要：设计一种具有多种神经元响应模式、结构紧凑、低功耗的神经元电路,对大规模神经形态硬件的构建具有重要意义。分析了LIF、Izhikevich两种神经元模型的基本原理,重点介绍了数字和模拟两类神经元电路的设计方法、工作原理和优缺点。最后,讨论了神经元电路的设计趋势以及挑战。

摘要：在分析各种比较器的基础上,设计了一种高速低功耗的钟控比较器,着重优化了比较器的速度和功耗。在SMIC0.35μmn阱CMOS工艺条件下,采用Cadence Spectre对电路进行了模拟。结果表明,比较器的最高工作频率为200 MHz,精度为0.3 mV,在3.3 V的电源电压下,功耗仅为0.4 mW。

摘要：研究了目前业内基于抗辐射加固设计(RHBD)技术的静态随机存储器(SRAM)抗辐射加固设计技术,着重探讨了电路级和系统级两种抗辐射加固方式。电路级抗辐射加固方式主要有在存储节点加电容电阻、引入耦合电容、多管存储单元三种抗辐射加固技术;系统级抗辐射加固方式分别是三态冗余(TMR)、一位纠错二位检错(SEC-DED)和二位纠错(DEC)三种纠错方式,并针对各自的优缺点进行分析。通过对相关产品参数的比较,得到采用这些抗辐射加固设计可以使静态随机存储器的软错误率达到1×10-12翻转数/位.天以上,且采用纠检错(EDAC)技术相比其他技术能更有效提高静态随机存储器的抗单粒子辐照性能。