摘要：As we approach the exascale era in supercomputing, designing a balanced computer system with a powerful computing ability and low power requirements has becoming increasingly important. The graphics processing unit（GPU） is an accelerator used widely in most of recent supercomputers. It adopts a large number of threads to hide a long latency with a high energy efficiency. In contrast to their powerful computing ability, GPUs have only a few megabytes of fast on-chip memory storage per streaming multiprocessor（SM）. The GPU cache is inefficient due to a mismatch between the throughput-oriented execution model and cache hierarchy design. At the same time, current GPUs fail to handle burst-mode long-access latency due to GPU＇s poor warp scheduling ***, benefits of GPU＇s high computing ability are reduced dramatically by the poor cache management and warp scheduling methods, which limit the system performance and energy efficiency. In this paper, we put forward a coordinated warp scheduling and locality-protected（CWLP） cache allocation scheme to make full use of data locality and hide latency. We first present a locality-protected cache allocation method based on the instruction program counter（LPC） to promote cache performance. Specifically, we use a PC-based locality detector to collect the reuse information of each cache line and employ a prioritised cache allocation unit（PCAU） which coordinates the data reuse information with the time-stamp information to evict the lines with the least reuse possibility. Moreover, the locality information is used by the warp scheduler to create an intelligent warp reordering scheme to capture locality and hide latency. Simulation results show that CWLP provides a speedup up to 19.8% and an average improvement of 8.8% over the baseline methods.

摘要：提出了一种硬件虚拟接口结构(HVIA),从硬件逻辑设计的角度介绍了一个基于HVIA结构系统域网络(HVIA-Net)的实现关键技术,给出了33MHz、64位PCI环境下实际测试的通信性能,并与同类流行的高性能网络进行了性能比较.最后简要介绍了基于PCI-E总线的系统域网络HVIA-Net-E的实现方案.

摘要：提出了一种实用的利用成熟有限元分析平台和多学科设计优化软件进行结构优化的方法。以四缸发动机曲轴为例,采用IDEAS、VC++、iSIGHT软件构建了一个曲轴结构尺寸优化软件集成系统,实现了曲轴结构优化的整个流程,并对程序控制的实体模型参数化修改、集成框架以及连续二次规划法(NLPQL)等进行了探讨。

摘要：针对当前磁流变减振器电气模型不能很好地拟合减振器响应特性的问题,提出了基于自研磁流变减振器特性的非线性二级线圈电路模型,并基于减振器方波响应测试结果,采用遗传算法进行参数辨识。在此基础上,通过对电路及减振器传递函数的分析,提出了由单片机控制的可变结构驱动器方案,并设计了自抗扰控制器。通过硬件在环试验证明:相比PID控制的BUCK电路,本文设计的驱动器及控制器可以很好地提高磁流变减振器的响应速度。

摘要：基于多体系统动力学理论,实现对某柴油机曲柄连杆机构的动力学仿真分析,得到了活塞侧推力、曲柄销受力及主轴颈载荷等动力学参数。通过活塞侧推力和曲柄销受力的传统算法与现代算法的对比,证实基于现代算法的柴油机曲柄连杆机构的动力学仿真分析的方便性与先进性,并为此类型柴油机曲柄连杆机构的优化设计提供了依据。

摘要：研究了硅橡胶/聚砜中空纤维致密膜基吸收CO2的传质机理,考察了吸收剂种类(NaOH,MEA,DEA和TEA)、NaOH浓度、吸收剂流速、吸收剂压力和气相压力对CO2传质通量及传质速率的影响.其中,用2×103mol/m3NaOH作吸收剂时,聚合物膜传质为控制步骤,其传质效率与膜自然渗透相近.

摘要：简要分析了土压平衡盾构机刀盘的结构特点、工作原理及载荷情况,采用CATIA软件对某面板式刀盘进行了三维建模和有限元分析;提出了运用CATIA软件进行盾构掘进机关键元部件有限元分析的方法与步骤。结果表明,采用CATIA软件作为建模、分析工具,将三维建模与工程分析两项工作在一个软件系统中完成,省去了三维模型在不同软件接口之间导入导出时所必需的大量的模型修改工作,极大提高了刀盘的开发效率和质量。

摘要：为了提高算术逻辑部件的性能,采用多米诺逻辑和偏斜逻辑门的电路结构,结合并行前缀加法器的优点,设计实现了一款64位高性能整数加法器.根据需要,设计了一种符号扩展电路,使之能够处理带符号操作数的加减法,符号扩展结果可以进行溢出判断.模拟结果表明:在0.13μmCMOS的工艺条件下,关键路径的延时为630ps功耗为21.6mW,达到了高速低功耗的设计目标.

摘要：译码器是寄存器文件中的关键部件.为了实现高性能的寄存器文件,结合寄存器文件的设计,实现了一款带复位的高性能译码器,并分析了这款译码器的性能和功能.设计中,使用了偏斜逻辑的设计方法,有效地提高了译码器的速度.同时,采用特殊的复位电路,可以精确地控制字线维持时间,降低功耗.在0.13μm工艺下对译码器进行模拟分析并与传统的译码器进行比较,结果表明,相对于传统静态译码器,该译码器的速度增加了43.24%,延时为210ps,相对于传统动态译码器,平均功耗降低了37.56%.

摘要：“在复杂地区采用宽方位还是窄方位观测问题”,成为近十年中三维地震方法研究的一个热点问题。考虑到该问题的复杂性,本文结合中国东部滩海地区的地质特点,选择了一个水退模式扇形薄砂体构建地质模型,设计了16线4炮全方位和6线4炮窄方位两个观测系统,对扇体进行了地震物理模拟分析。通过对三维偏移数据体时间切片的宏观全局分析和偏移剖面的微观局部分析,得出如下认识:在上覆地层相对平缓、速度横向变化不大的地质背景下,通过采用CMP叠加偏移处理,宽方位和窄方位三维采集都能对地下目标实现基本正确的地震成像,且两者的成像分辨率基本相当。