摘要：设计了一款抗辐射16位25 MS/s流水线型模数转换器(ADC)。根据电容失配等因素确定了第一级4位的流水线结构,并设计了改进的自举开关来提高采样线性度。为了降低系统功耗,设计了一种开关电容动态偏置电路,通过减小放大器的平均电流来降低ADC的系统功耗。为了满足抗辐射的要求,针对电离总剂量效应和单粒子闩锁效应的机理,对电路进行抗辐射加固设计。该款抗辐射ADC在0.18μm CMOS工艺上进行制造,转换器的芯片面积为2.5 mm^(2),经过辐射试验后,在采样率25 MHz、1.8 V电源电压和30.1 MHz正弦输入的条件下,ADC的信噪比(SNR)达到了76.7 dBFS,无杂散动态范围(SFDR)为95.1 dBFS,功耗为38.76 mW,抗辐射能力达到电离总剂量100 Krad(Si)和单粒子闩锁阈值75 MeV·cm^(2)/mg,可满足空间环境的使用要求。

摘要：DC-DC转换器在总剂量辐射环境下会带来输出电压漂移、线性调整率与负载调整率下降等影响,使得电路的输出稳定性能变差。针对传统基于工艺与版图的抗总剂量辐射效应加固方法会带来成本较高、版图面积过大及普适性较差等问题,提出一种实时监测与自适应加固并行的抗总剂量辐射效应加固设计方法,可脱离工艺实现在电路级层面的总剂量辐射效应加固,提升了Buck-Boost转换器的抗总剂量辐射能力。基于0.18μm BCD工艺对所提方法进行具体电路设计与物理实现验证,结果表明:在剂量值为2000 Gy(Si)的条件下,可将系统增益的下降率从19.26%补偿至6.65%,输出电压漂移率从0.0663%改善至0.0074%,负载调整率和线性调整率分别降低2.15%/A和0.0389%/V,为电路与系统级的抗总剂量辐射效应加固设计提供了一种新方法。

摘要：随着先进工艺和技术的不断进步,要想保证数据在高速传输中的正确性,均衡器需要有更高的补偿和更低的功耗,才能实现高效通信。基于12 nm互补金属氧化物半导体工艺,设计了一种高增益、低功耗的自适应连续时间线性均衡器(continuous time linear equalizer,CTLE),该均衡器采用2级级联结构来补偿信道衰减,并提高接收信号的质量。此外,自适应模块通过采用符号-符号最小均方误差(sign-sign least mean square,SS-LMS)算法,使抽头系数加快了收敛速度。仿真结果表明,当传输速率为16 Gbit/s时,均衡器可以补偿-15.53 dB的半波特率通道衰减,均衡器系数在16×10^(4)个单元间隔数据内收敛,并且收敛之后接收误码率低于10^(-12)。

摘要：频率偏移估计能够保证正交频分复用系统中符号间的正交性,是Wi-Fi接收机进行信号处理的重要步骤.针对频率偏移估计电路设计面临的计算精度与资源消耗的权衡难题,设计了一种高效率的频率偏移估计电路.首先,对频率偏移估计数据处理流程进行总体仿真,探究不同数据位宽对估计结果的均方根误差的影响.并对各级中间变量的动态范围进行细粒度划分,确定各级中间变量的合适数据位宽和截断方式,在保证数据精度的同时节约硬件资源.其次,采用一种基于查找表的复数相角计算单元,通过查表和近似计算提高电路性能.通过此方法可以降低逻辑资源消耗超过96.9%,减少95%的执行周期数.最后,通过时分复用设计使粗、精频率偏移估计共享硬件资源,并通过优化流水线结构进一步减少电路的资源消耗、提高数据处理速度.实验结果显示,在信噪比为15 dB时,与粗频率偏移估计电路相比,设计的电路使Wi-Fi接收机误码率降低了约17.94%;与分别进行粗、精频率偏移估计的电路相比,查找表消耗数量降低了71.22%,功耗降低了24.73%,处理所需周期数降低了22.90%.所设计的频率偏移估计电路最终实现了资源消耗和计算精度的优化.

摘要：近日,日本当代平面艺术中心(CCGA)策划了日本设计师葛西薰的海报个展——《葛西薰,1973年以来》。本次展览,让大众通过葛西薫的作品,目睹到当年的时代剪影,也从一个侧面反映出这个日本广告界的“常青树”是如何凭借创意,让他的设计变成一个又一个经典。

摘要：速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化基数为4的改进Booth编码器和解码器,此结构采用较少的逻辑门资源,并且易对输入比特进行并行化处理。在Wallace压缩电路中,对符号扩展位进行预处理并设计新的压缩器结构,优化整个Wallace压缩模块。在第二级压缩过程中提前对高位使用纹波进位加法器结构计算,减小了多bit伪和的求和位数。在求和电路中,使用两级超前进位加法器结构,在缩短关键路径传输延时的同时避免增大芯片面积,提高了乘法器的运行速度。新型定点乘法器与已有的乘法器结构相比,减少了12.0%的面积,降低了20.5%的延时。

摘要：综述超大规模集成电路(VLSI)布图规划方法,探讨布图规划在集成电路设计中的重要性,以及其对芯片面积、互连线长和设计周期的影响.首先,回顾集成电路技术的发展历程,强调布图规划在确定模块位置、尺寸和旋转角度中的作用.其次,详细介绍4类主要的VLSI布图规划方法:直观构造方法、分析法、迭代法和基于机器学习的方法.再次,讨论两个VLSI设计领域中常用的基准数据集MCNC和GSRC对测试和评估布图设计方法的重要性.最后,总结布图规划领域的研究进展,并指出未来的研究方向.

摘要：为解决学生实验课学习兴趣不高、参与度不够、工程和创新思维训练薄弱等问题,基于课程教学目标和课程设计思路,将BOPPPS教学模式引入环境工程综合实验,借助学习通、虚拟仿真实验等线上平台和线下实验操作平台,以粉煤灰配制混凝土实验为例进行教学设计与实践。实践证明,BOPPPS教学模式可激发学生学习的兴趣和参与度,促进学生的自主学习和创造性思维,提升学生学习效果和综合素质。这种教学模式在教学实践中具有重要意义,为教学研究提供新的视角和方法。

摘要：为了降低温漂效应对放大器的影响,通过理论分析,设计了一款集成有温度补偿直流偏置网络的宽带射频驱动放大器。为了提高增益和输出功率,电路采用两级差分共射-共基极(cascode)结构,输出端口集成了一款结构新颖的差分转单端Marchand巴伦,同时基于0.18μm SiGe BiCMOS高性能异质结双极晶体管工艺进行设计。电磁仿真结果显示,在8~16 GHz的频带范围内,放大器的增益>26 dB,输出1 dB功率压缩点≥10 dBm,饱和输出功率≥13 dBm,端口回波损耗≤-10 dB,-40~125℃范围内同频点增益浮动≤1.5 dB。所设计的驱动放大器电路性能稳定,2.8 V电源工作电流为45 mA,尺寸仅为0.50 mm×0.58 mm,实现了SiGe放大器高性能、小型化的设计要求。

摘要：02012年北京设计周将主题定为“设计北京，智慧城市”，而意大利米兰是作为本届设计周的主宾城市，也带来极具城市魅力的艺术展示和交流活动。如果说，平日里北京的各大艺术创意区是以蛰伏姿态进行小众的圈内艺术活动，那么在北京设计周期间，这些涉及团体或者个人的积极性完全调动起来。