摘要：在模拟电路后端版图设计中,合理规划N阱区域对于版图布局和布线的紧凑性至关重要。针对模拟版图中的N阱区域规划问题,提出了一个基于即时分割算法的N阱区域规划框架。提出WellSegNet-阱区域分割网络利用自建类模拟版图数据集生成N阱的初始约束区域,有效解决了版图样本不够的问题;提出了一种在约束区域内操作的精准规划算法,以使生成的N阱遵循工艺设计规则,得到具有可用电路性能的N阱区域;提出了一套评估标准对生成的N阱区域进行评价。实验结果表明,所提出的算法框架能够生成接近手工布局的N阱,与基准算法相比,SSIM指标提高了13%,IoU指标提高了16%,为解决模拟电路后端版图设计中的N阱区域规划问题提供了一种有效的解决方案。

摘要：设计了一种低输入电压、高增益的LDO,其误差放大器采用交叉耦合结构来增大环路增益,并通过密勒电容和调零电阻的串联引入1个左半平面的零点,确保该电路的频率响应环路稳定性。采用0.35μm标准CMOS工艺进行仿真,输入电压为1.5 V、负载最大电流为100 mA。仿真结果表明,构建的LDO可以将输出电压稳定在1.2 V,环路的低频增益在轻载的情况下高达122 dB,芯片面积为0.196 mm2,且相位裕度在重载情况下亦能做到大于58°,静态电流为21.2μA。由于交叉耦合误差放大器的使用,电路的精度得到很大提高,负载调整率可以达到0.007%,所设计的LDO有较高的应用价值。

摘要：氮化镓(GaN)高电子迁移率晶体管(HEMT)在高频、高功率密度等应用领域得到广泛应用,然而GaN HEMT器件的导通电阻会随着应用工况发生改变(动态电阻现象),导致其在应用中导通损耗不能被准确评估。针对这一问题,本文设计了一种GaN HEMT器件动态电阻测量系统。首先,介绍了动态电阻测试原理,其次,介绍了该测试系统的组成并对各部分设计原理及选型进行了详细的描述。最后,搭建了GaN HEMT器件动态电阻测试系统并对测试系统性能进行了测试。结果表明,该系统可以准确地测试GaN HEMT器件在不同工况下的动态电阻值。

摘要：在肖特基势垒二极管(Schottky barrier diode,SBD)漂移层表面刻蚀沟槽形成金属-绝缘体-半导体(metal-insulator-semiconductor,MIS)结构,抑制镜像力效应并减小器件的反向漏电流,是提升器件反向击穿特性的有效途径。为优化沟槽结构β-Ga_(2)O_(3)SBD的结构参数,文章利用Silvaco Atlas软件仿真不同台面宽度和沟槽深度对器件性能的影响。结果表明,参数优化后(台面宽度1.0μm,沟槽深度0.5μm)的沟槽结构β-Ga_(2)O_(3)SBD开启电压为0.6 V、比导通电阻为1.69 mΩ·cm^(2)、击穿电压为1416 V、功率品质因数为1.19 GW/cm^(2),实现了兼具低开启电压和高击穿电压的良好器件性能。与基础结构SBD和场板结构SBD相比,优化后的器件性能得到显著提升。

摘要：针对电力物联网终端RISC-V架构中增设内存隔离机制会增加终端开销,降低性能的问题,设计电力物联网终端RISC-V架构内存隔离机制。基于RISC-V架构指令编码格式,设计RISC-V架构内存软件与硬件隔离机制。其中,内存软件隔离机制为强制访问控制机制与虚拟内存机制,构建可信的内存隔离运行环境;内存硬件隔离机制为处理器执行单元内存分配机制。通过上述内存软件隔离与硬件隔离的联合应用,实现了电力物联网终端RISC-V架构内存隔离功能。实验数据显示,在不同实验工况背景下,设计机制应用后获得的RISC-V架构运行应用程序内存分配结果与最优结果一致,应用程序运行过程中受干扰程度最小值为4%,证实了设计机制具备较佳的应用效果。

摘要：为提升晶圆生产质量,设计一种晶圆表面缺陷自动检测系统。该系统由两部分构成,硬件模块包括物镜、相机、光源等,软件模块包括精力提取算法、缺陷检测算法等。在硬件模块与软件模块相互配合下对晶圆表面进行检测,判断晶圆表面是否出现缺陷,对晶圆生产制作及后续使用具有重要意义。

摘要：超声电机作为新型电机,其电机驱动器的设计至关重要。基于0.18μm高压CMOS工艺设计了一款适用于超声电机驱动器的双H桥集成电路,本集成电路包含两个相同的独立裸芯,搭配简单的外围电路能够实现两路不同相位电压的输出。同时,内部集成了逻辑控制模块可兼容TTL、CMOS两种输入电平,集成自适应死区控制可避免同一桥臂直通。最后,通过验证板实测可满足100 kHz的两路不同相位电压的输出,可完成对超声电机的有效驱动。

摘要：比较器是模数转换器中的重要模块,高速高精度既是比较器设计的重点,也是设计的难点。文中提出了一种基于电荷泵控制的失调电压消除技术,在满足比较器高速性能的同时,有效降低了失调电压,提高了比较器的精度。这项技术在时钟路径中引入时间误差,消除了传统自归零技术受限于电容阵列精度与建立时间误差的问题,解决了在信号路径中插入非平衡负载这一方案降低比较器速度的问题。该方案的核心版图面积为0.017 mm^(2),周期性交流仿真结果显示该高速动态比较器具有1.6 GHz的高带宽,输入参考失调电压在校正后相比于校正前消除了93.9%。

摘要：针对印刷电路板(printed circuit board,PCB)缺陷检测过程中,因包含丰富的小目标缺陷,易出现漏检、误检现象,提出一种基于改进增强金字塔实时检测变换器(enhance pyramid real time detection transformer,EP-RTDETR)小目标PCB表面缺陷检测算法。首先,使用CSPDarknet替代原始骨干网络,以增强模型的特征提取能力;其次,设空间移动卷积门控线性单元(spatial moving point convolutional gated linear unit,SMPCGLU)模块改造C2f中的Bottleneck,增强了特征的门控调制能力和空间自适应性;再次,引入可学习位置编码,改进尺度交互机制,增强对不同位置信息的响应能力;然后,基于跨尺度特征融合模块(cross-scale feature-fusion module,CCFM)模块设计小目标增强金字塔结构(small object enhance pyramid,SOEP),增强的特征层和精细的特征融合使模型能够更准确地定位和识别小目标;最后,设计MPDIoU(minimum point distance-based intersection over union)+NWD(normalized wasserstein distance)loss,在加快模型收敛速度的同时更加关注小目标缺陷,回归结果更加准确。试验结果表明,相较于基准模型,准确率P提高了4.6%,召回率R提高了5.1%,平均精度均值mAP50提高了4.6%,参数量减少了16.38 M,浮点数减少了48.3,FPS提高了8.51 s,能够更好地进行小目标PCB表面缺陷检测。

摘要：设计了一种低功耗可级联拓展的电刺激芯片,该芯片主要由16个独立电刺激通道、一个全局数字控制器(GDC)及电流偏置模块组成。每个独立电刺激通道包含一个8 bit数模转换器(DAC)、一个高压刺激前端(SFE)电路以及通道本地数字控制器(LDC),能够输出脉冲幅度/宽度/相位间隔时间可独立配置的单极性双相脉冲刺激电流。GDC控制16个通道的配置和刺激使能,并有一个可进行多芯片级联拓展的控制接口。LDC和GDC共用同一组时钟/数据控制信号,节省了端口资源。提出的电路采用GF 0.18μm CMOS BCD高压工艺进行设计和制备,总面积为1.5 mm×3.1 mm。测试结果表明,在5 V/15 V/-15 V供电下,该电路的静态功耗为2.14μW,最大输出电流为1 mA,输出200μA恒定电流时顺从电压为13.5 V。