摘要：设计了一种高速低功耗的欠压锁定电路。在迟滞比较器的输出级采用轨对轨输入共源放大器电路,检测VUVLO由高电平跳变为低电平的过程,自适应地控制输出级的尾电流源大小,以减小输出建立时间,使得后级电路能够快速响应电源变化。基于华虹0.35μm BCD工艺进行设计与仿真,结果表明,在输出级的尾电流大小为1.3μA时,相比传统电路,该电路能减少30%的输出建立时间。这不仅降低了功耗,还提高了电路响应速度。

摘要：针对组网雷达的干扰效率问题,设计了一种改进的遗传算法并将其应用于干扰资源分配问题,进而分别就一对一、多对少、少对多3种分配模型进行了分配方案制定以及干扰效益值计算。通过与其他算法结果的对比,发现本算法不但取得了较优的分配结果和效益值,且需要的迭代次数较少,验证了算法的高效性。

摘要：针对热成像系统噪声等效温差的检测需求,基于三维噪声模型阐述了热成像系统噪声的4个时间分量、3个空间分量,分析了噪声常规计算方法。在此基础上,提出了一种基于标准差的简便算法,提高检测效率。进行了测试系统工程化设计,阐述了NETD指标的计算方法和测试流程。开展了实验研究,对两种三维噪声测试算法进行了验证与分析,与进口设备进行了对比测试。结果表明,本测试系统NETD指标检测重复性好、准确度高,应用于多型热成像设备性能检测,满足工程化保障需求。

摘要：军事信息系统作为信息化战争条件下的战场"神经网络",是构建我军联合作战力量体系的核心和纽带。本文探索了未来军事信息系统内涵外延在网络、信息、智能等方面的增强和拓展,从技术结构和部署形态两方面设计基于云计算的军事信息系统体系架构,重点阐述了资源管控、信息和服务及其部署节点,并初步研究了以信息流动和信息交互为核心的系统运行机理,以期为未来军事信息系统的顶层设计研究工作提供参考。

摘要：在传统无电容型LDO的基础上,设计了一种带瞬态增强的无电容型LDO。采用频率补偿方案,有效减小所需的片上补偿电容,节约了芯片面积。采用了过冲/下冲检测电路,用于检测负载瞬间变化时输出电压的变化,通过调节功率管栅极电压,提升了LDO的瞬态响应速度。采用0.13μm标准CMOS工艺,对设计的瞬态增强无电容型LDO进行仿真验证。结果表明,片上补偿电容为2pF时,系统静态电流为30μA,当负载在1μs内从1mA变化到50mA时,输出电压过冲为88mV,下冲为50mV,与不带过冲/下冲检测电路的LDO相比,分别提高了56%和54%。

摘要：针对自主式无人水面艇的航行安全问题,分析了无人艇海上自主航行中存在的主要安全隐患以及提高航行安全的技术手段;设计了无人艇航行安全控制系统的总体技术方案,首次提出基于"射线法"的无人艇航行安全控制算法,并实现了艇上完全自主和"人在回路"的基站被动安全控制两种安全保障措施,详细阐述了安全控制系统安控策略的执行流程,并利用MTLAB软件进行了仿真实验验证;在某型自主研制的无人水面艇上首次实现了航行安全控制系统的设计和安全控制试验。仿真和试验结果表明了该航行安全控制系统的有效性和可靠性。

摘要：提出了一种用于Buck变换器的开关电流型误差放大器(SC-EA)。在Buck结构中,无需片外补偿即可使系统保持稳定,节省了芯片面积,功率密度更高。误差放大器的带宽随开关频率改变而自适应变化,在高频时仍具有较好稳定性和瞬态响应速度。使用开关电流型误差放大器的谷值电流模COT结构实现了片上频率补偿,省掉了片外元件,可实现多路并联均流,具有较快的瞬态响应速度。采用0.18μm BCD工艺进行了电路设计。仿真结果表明,在6 MHz、1 MHz开关频率下,选用10μF、70μF输出电容即可达到环路稳定,实现自适应带宽。在6 MHz开关频率下,上、下阶跃瞬态响应时间分别为6.3μs、5.5μs;在1 MHz开关频率下,上、下阶跃瞬态响应时间分别为27.7μs、28.4μs。

摘要：基于0.15μm BCD工艺,提出了一种低功耗低温漂振荡器。分析了环形振荡器的振荡频率温度漂移特性,采用翻转电平优化技术,结合短路电流控制技术,获得了低温度漂移的振荡频率。且电流消耗极低。该振荡器适用于锂电池保护监测芯片。测试结果表明,在-40℃~100℃温度范围、32 kHz振荡频率、5 V电源电压条件下,该振荡器的振荡频率随温度的变化率小于3.3%,电流消耗仅为170 nA。

摘要：某型炮位侦察校射雷达配属于野战炮兵侦察分队,该雷达侦察目标是捕获飞行中的弹丸数据,来侦察敌方火炮阵地或校正我方火炮弹着点。在非实弹射击的情况下,雷达无法进行侦察或校射作业训练,极大地制约了新装备战斗力的生成。为解决以上问题,设计并实现了炮兵雷达弹道目标仿真系统。系统采取空间电波注入方式,解决了小型天线阵技术、数字储频与可控延时技术、符合弹道特性的目标数据库等关键技术,为实装雷达训练提供了真实的弹道目标回波。

摘要：针对低等级器件抗辐射能力较差的特点,需开展应用加固以满足宇航应用,对一款Flash型现场可编程门阵列(FPGA)开展抗单粒子翻转(SEU)加固设计,并利用地面模拟试验进行加固效果验证,结果表明器件加固后块随机存储器(BRAM)区翻转截面下降近2个数量级,寄存器单粒子翻转截面下降约75%,验证了加固措施的有效性。结合典型轨道环境,计算了器件在轨翻转率,BRAM区翻转率下降4～5个量级,寄存器翻转率下降2～3个量级,可为在轨应用提供指导。