摘要：离散小波变换是当今许多图像处理和压缩技术的基础 ,并被最新的ISO/IEC静态图像压缩标准JPEG2 0 0 0所采用 .基于提升方法的离散小波变换比传统的基于卷积的运算量小 .我们为JPEG2 0 0 0中的小波提升算法提出一个硬件结构 ,该结构整体运算速度高 ,存储需求低 ,硬件资源耗费少 .我们提出在数据通道之外实现边界扩展 ,以降低数据通道的复杂性 ,提高运算效率 .我们通过采用流水线技术 ,进一步提高了硬件设计的运算效率 .

摘要：研究JPEG 2000标准中系数位平面编码的硬件实现问题,提出一种适合ASIC实现的结构,在保证编码速度的前提下,最大限度减小了片内小波系数缓存量,解决了扫描过程中如何对系数状态字进行读写的问题,大大减少了系统访问系数状态字的频率。设计中幅度细通道和清理通道并行工作,使编码时间比传统非并行工作减少30%以上。在FPGA上对设计进行了仿真验证。