摘要：数控系统中由于运动轨迹复杂,加工速度频繁变化,如果处理的不好,很容易造成系统的抖动,对机床具有很大的冲击,影响了数控系统的加工效率。论文分析了自适应前瞻算法的核心要点,研究了基于实际加工路径曲率的自适应速度前瞻算法以及基于实际加工路径速度递减为零的自适应速度前瞻算法的基本原理,在基于ARM+DSP的嵌入式数控系统上设计并实现了这两种自适应速度前瞻算法,对这两种算法的实际的加工性能以及算法的执行时间作了性能评估,分析了两种自适应算法的优劣。

摘要：介绍了一个高速多通道SerDes发送端系统的设计.设计采用65nm CMOS工艺,单通道数据率为10Gb/s.数据通道由一个全速率并串转换Mux电路和一个CML驱动器组成:在并串转换电路的高速部分,为了节省功耗和面积,采用TSPC型的锁存器和触发器代替CML型结构;输出驱动器采用CML结构,并加入一个四抽头的前馈均衡电路以减小数据信号码间串扰的影响;最后为了使信号能够无反射地进行传输,设计了阻抗匹配电路.

摘要：针对真空电子器件对高压电源的特殊需求,对单级变换器在应用中所存在的不足进行了分析,提出了两级倍压变换器设计,并给出了两级变换器的基本结构。对前级变换器的设计进行了深入分析,对后级变换器的基本工作过程以及软开关实现条件等进行了探讨。利用变压器漏感参与谐振实现半桥级开关管的软开关,使变压器的分布参数得到了充分利用。通过Pspice软件对两级变换器进行了原理性仿真,结果验证了理论分析的合理性。基于理论分析和仿真实验研制了一台实验样机,测试结果表明后级变换器开关管具有良好的软开关特性,系统具有较高的效率。

摘要：介绍了一种采用SMIC 65nm CMOS LL工艺、工作在14Gb/s的高速串行接口发送端电路。该电路主要由多路复用器、时钟分布电路和连续时间线性均衡器组成。低速复用器由数字电路构成,节约了功耗;高速复用器采用电流型逻辑电路结构,提高了工作速度。线性均衡器具有较高工作频率和较低功耗,并能够提供适当的高频补偿。重点分析了数据和时钟信号之间的时序问题,并使用改进的时钟链路,保证电路在工艺、电源电压和温度变化时能正常工作。仿真中引入焊盘、键合线及PCB走线模型,模拟电路的实际工作情况。仿真结果显示,发送端电路能工作于14Gb/s;在1.2V电源电压下,功耗为80mW;当输出信号经过10cm的RLGC传输线后,50Ω负载上接收到的信号眼高为427mV,抖动为4ps。

摘要：Cache设计中存在大量的全局互联连线,而三维集成电路技术可以有效地解决深亚微米芯片设计中互联延迟问题。目前已经提出了多种三维Cache结构。在已有的工作基础上,提出了一种新的三维Cache结构——Subcacheline,以及相关功耗延迟模拟工具——3DSCacti。3DSCacti通过遍历分割的子阵列设计空间,根据成本函数进行Cache设计优化。将已有的三维Cache模拟器同3DSCacti优化结果进行对比,实验结果表明,该模拟器可以有效地扩展三维Cache的设计空间。最后,分析了不同工艺条件下模拟器的优化结果。

摘要：针对工作在高开关频率的连续导电模式的峰值电流型BUCK电压源,建立了包含功率管导通电阻和寄生参数的精确小信号模型,设计一个新颖的电压环路的补偿模块,优化了瞬态响应。补偿模块仅增加一个极点,消除输出电容寄生电阻引入的零点。在此补偿模块基础上,分析了输出电压Vo对参考电压Vref的传递函数的频率响应,和补偿模块直流增益之间的关系,得出了补偿模块的最佳增益,使得输出电压对参考电压Vref的瞬态响应既快速又没有过冲和振荡,并且在Spice电路仿真中得到验证。

摘要：随着半导体技术进步,单个芯片上集成大量核心的众核处理器已经广泛应用于高性能计算领域.相比多核处理器,众核处理器能提供更好的计算密度和能效比,但同时也面临越来越严重的可靠性挑战.需要设计高效的处理器容错机制,有效保证课题运行效率的同时不带来较大的芯片功耗和面积开销.在一款自主众核处理器DFMC(deeply fused and heterogeneous many-core)原型基础上,根据核心上运行的应用程序是否具有关联性特征,提出并实现了面向众核处理器的独立和协同2种轻量级错误恢复技术.其中,协同恢复技术由集中部件进行管理,通过协同恢复总线互连,出错时将与错误相关联的多个核心快速回卷到正确状态.2种错误恢复技术中,保留和恢复过程均通过定制的指令实现,恢复所需要的信息保留在运算核心内部,以保证对课题性能的影响最小化.实验表明,通过上述技术只增加了1.257%的芯片面积,可解决自主众核处理器约80%的瞬时错误,且对课题性能、芯片时序和功耗影响很小,可有效地提高众核处理器的容错能力.

摘要：互联网时代的到来给嵌入式应用系统带来了前所未有的发展机遇,但是随之而来的网络应用安全问题也使得嵌入式应用系统面临着越来越严重的威胁,安全性已经成为嵌入式系统设计中一项极为重要的需求.为此,ARM公司提出了基于TrustZone技术的一套系统级安全解决方案,该技术是在尽量不影响系统的功耗、性能和面积的前提下通过硬件来实现安全环境与普通环境的隔离,而软件提供基本的安全服务和接口,由软硬件相结合而构建系统安全,也正因为这些特点而受到国内外研究者的广泛关注.文中重点分析了TrustZone技术提供的安全隔离系统基本架构、安全机制的实现方式及如何构建可信执行环境.在此基础上将该技术与其他提高嵌入式安全的技术作了分析对比,也进一步探讨了其优势与不足之处,并针对不足之处提出了可能的解决方案.最后,深入讨论了该技术在学术领域的相关研究工作和商业应用情况,同时结合当前嵌入式应用领域存在的安全问题展望了该技术的未来发展方向和应用需求.

摘要：智能生产车间包含不同类型的数控设备,为实现智能车间数控设备的互联和远程监控,本文设计了一种基于MTConnect标准协议框架的数控设备网络化监控系统.为减少网络中数据传输的次数,提高数据的安全性和完整性,提出了一种通用的采集和规范数控设备信息格式的Agent架构,直接在Agent中实现数控设备信息的采集,构建不同类型设备的信息模型,解析设备数据并转化为规范的数据格式.经过互联网传输数控设备信息给客户端监控系统,实现数控设备加工数据的可视化.对蓝天数控系统设备信息的建模,监控和数据传输时间延迟的测试,证明了该系统的正确性和实用性.

摘要：设计一种满足全频段全球卫星导航系统（global navigation satellite system, GNSS）接收机应用要求的低噪声放大器（low noise amplifier, LNA）。为提高射频前端的集成度并降低成本，提出一种基于发射极电感负反馈结构宽带LNA的实现方法，并对电路结构、宽带输入阻抗匹配和噪声性能进行分析。电路采用0.18 μm SiGe BiCMOS工艺设计和实现。研究结果表明：在GNSS全频段范围（1 164-1 610 MHz）内，输入回损大于8.0 dB，输出回损大于8.9 dB，噪声系数低于1.30 dB，功率增益高于14.9 dB，输入三阶互调点为-5.8 dBm。芯片最低功耗为9.6 mW，面积约为600 μm×650 μm。