摘要：提出了一种基于按时间抽取(DIT)离散哈特莱变换(DHT)的快速傅里叶变换(FFT)结构,运算过程均为实数操作.与复数FFT相比,该结构可以节省1/2的Ram并且需要更少的乘法器和加法器.这种FFT/IFFT结构适用于ADSL/VDSL、DAB/DVB、WLAN及其他OFDM/DMT应用和实数FFT应用中.

摘要：在利用ARM微处理器进行实际应用开发时,存储器接口设计是整个应用系统设计的关键。不同的ARM微处理器具有不同的存储器接口,所支持的存储器芯片型号和种类也不尽相同,但在设计方法上却大同小异。文中首先对PXA255微处理器所支持的三类存储器接口设计进行了分析,并以接口设计实例阐明PXA255在进行存储器接口设计时的方法,最后给出了PXA255在实际应用系统中存储器接口设计原理图。

摘要：介绍了等离子显示器的基本电路系统及寻址显示分离子场驱动方法,设计了一种具有伪轮廓消除功能的PDP信号存储处理IP核,作为PDP信号控制系统的核心部分,它具备通用的外部电路接口,有较强的可移植性和可复用性,稍加改动便可应用于不同类型和不同参数的PDP显示控制,缩短了设计周期。利用VerilogHDL语言中有限状态机和参数化设计思想对IP核进行了描述和设计,并在Xi1inx公司的FPGA器件上实现了IP核的功能验证。

摘要：针对信息安全问题,提出了一种网络密码机系统。以高性能的硬件加密芯片SafeXcel-1141和PowerPC 405EP嵌入式CPU为核心,实现了一种新的硬件加密的系统。介绍了网络密码机的软、硬件的设计,并着重讲述了如何在软件系统中整合硬件加密资源,实践证明性能上有了很大的提高。

摘要：PXA255微处理器的同步串行控制器(SSPC)是一个全双工、同步串行通信接口控制器,它可以方便地与具有串行通信协议的外设直接相连,用于在短距离与外设之间传送控制/状态信息和输入/输出数据。文中详细介绍PXA255同步串行控制器所支持的串行通信协议格式、寄存器结构及接口原理,以具体实例介绍PXA255同步控制器在实际开发中应用。

摘要：基于光子带隙(PBG)传输特性研究,提出了一种由3行3列相同大小9个圆孔等间距排列的光子晶体结构,用于微带线设计来实现双频率带隙。同时,分析了该PBG微带线的光子晶体结构变化、衬底介质厚度与双频率带隙的中心频率、带隙深度的关系。最后,引用chirp技术对光子晶体结构圆孔间距加以修正。测试结果表明,双带隙中心频率的实际测量值与理论设计值基本吻合。

摘要：通过对传统的RF MEMS开关采取在信号线上电镀桥墩、改进桥梁的形状以及在桥背面设计接触点的新颖方法，使得RF MEMS开关的下拉电压减小、开关时间缩短和可靠性提高。在工艺上，特别采用了对聚酰亚胺牺牲层进行全刻蚀和半刻蚀的改进加工流程来实现桥背面的接触点。测试结果表明：开关的下拉电压为28V，最低开关时间为0．8μs，开关寿命达7×10^5次，0～10GHz的插入损耗在0～0．5dB，隔离度为35～45dB。

摘要：采用0.18μm CMOS工艺设计并制作了一款应用于便携式UHFRFID阅读器的射频发射前端电路。所设计的有源I/Q上混频器通过开关控制Q支路的信号输入,实现了EPC Global Class-1Gen-2协议中所要求3种调制方式;驱动放大器通过实现增益7级数字可调有效地预放大混频器的输出信号。在1.8V的电源电压下,测得阅读器前端电路的主要性能参数如下:上混频器的输入端P1dB,达到-14.9dBVrms,转换增益和噪声系数分别为3.18dB和13.20dB;驱动放大器的输出端P1dB在50Ω阻抗上达到3.5dBm,转换增益可调范围和噪声系数变化范围,分别为7.90～16.30dB和3.10～5.00dB。

摘要：本文设计了一种基于BiCMOS技术的分频器,结合了双极(Bipolar)和CMOS技术的优点。作为分频器的基本单元,锁存器的工作速度直接影响了分频器的性能。通过分离跟踪差分对与交叉耦合对,并减小后者的偏置电流可以提高锁存器的工作速度。同时,合并两个锁存器的跟踪差分对可以减小分频器的功耗。采用0.8μm BiCMOS模型在CadenceSPECTRE中仿真,可以得到这种新型高速低功耗分频器的工作频率上限可以达到2.4 GHz,功耗为-1.61 dBm。

摘要：随着现在各种处理器的工作频率越来越快,存储器的读写速度以及外围的控制电路的性能成为直接制约系统的性能的瓶颈。介绍了一种基于FPGA的DDRSDRam控制器的设计。