摘要：在改进基于字的Montgomery模乘算法的基础上,通过优化流水线结构缩短关键路径,实现了一种结构优化的模乘器。设计中采用了按字运算的高基Montgomery模乘算法,使该设计具有良好的可扩展性,可以完成任意位数的模乘运算。改进了模乘器的流水线结构,提高了模乘器的工作效率。该设计可以应用于各种高性能且低成本的RSA密码协处理器设计。

摘要：论文提出了一种针对8位嵌入式CPU的amBATMwrapper设计方法。加上wrapper后的CPU仍采用原指令系统,可以直接替换基于amBATM总线SoC平台上的32位CPU,而无需对其它硬件作相应的改动,从而大大缩短了设计时间,提高了IP复用的效率。在性能上,相当于同类8位嵌入式CPU的处理速度,但面积和成本远小于32位的微处理器,因而具有较好的应用前景。

摘要：ARM处理器支持位置无关的程序设计,这种程序加载到存储器的任意地址空间都可以正常运行,其设计方法在嵌入式应用系统开发中具有重要的作用。本文首先介绍位置无关代码的基本概念和实现原理,然后阐述基于ARM汇编位置无关的程序设计方法和实现过程,最后以嵌入式Bootloader程序设计为例,介绍位置无关程序设计在Bootloader程序设计中的作用。

摘要：介绍了掌上嵌入式系统中数字调频收音机方案的选取及其软硬件设计与实现。重点阐述了PHILIPS公司的FM立体声收音机单芯片TEA5767HN的工作原理及特点,收音机模块的硬件设计方案以及调试过程中遇到的问题与解决方法,并对软件设计进行了简单描述及列出了该模块性能指标测试结果。

摘要：结合ADSL中DMT处理器的特点,提出其中所用的RS译码器的结构设计。解关键方程的算法用的是无求逆的BM迭代,并给出了与其他几种常规结构的比较。

摘要：在MATLAB/Simulink的平台上,设计并实现了一种新的10bit Pipeline ADC的系统仿真模型。针对2bit,共9级的结构的精度不足以及4bit首级结构的功耗较大的特点,提出了一种首级3bit,共8级的结构。这种结构可以实现精度和功耗的平衡。经过系统仿真,在输入信号为10MHz,采样时钟频率为40MHz时,系统最大的SNR=60.6dB,SFDR=82.177dB。创建的系统模型可为ADC系统中的误差和静态特性研究提供借鉴。

摘要：指令集仿真器是进行系统体系结构设计与评估、系统软件设计与开发以及进行软、硬件协同开发的有利工具。然而指令集仿真器对目标体系结构具有极大的依赖性,无法跨越多个目标平台工作,这就成了制约它发展的一个重要因素。文章根据DSP处理器的特点,参考传统仿真策略,提出了一种改进后的仿真技术,可以极大地提高仿真器运行效率。在此基础上,又结合虚指令集技术,构建VIS仿真器,改变了传统仿真器只能用于单一处理器的局面,使之能够适用于多款处理器结构。这为指令集仿真器的广泛使用提供了有力的保证。