摘要：全海深水下滑翔机是一种依靠浮力驱动的万米级深海滑翔机,其浮力调节系统在工作过程中将受到最大超过110 MPa的海水压力。本文针对传统基于单级柱塞泵结构的浮力调节系统在全海深工况难以正常运行的问题,提出一种基于二级串联柱塞泵结构的浮力调节系统设计方案,并对其泵油效率特性进行分析。通过搭建AMESim仿真平台和模拟压力试验平台对系统特性进行研究。实验结果表明:基于二级串联柱塞泵结构的浮力调节系统可以在全海深工况下正常运行,120 MPa压力下泵油效率达56%,其驱动模块体积小、重量轻,满足使用要求。

摘要：空间锶原子光钟在轨运行过程中会感受到幅度约为80μT的地磁场变化,通过引入同等大小的外磁场变化,实验观测了变化地磁场对空间光钟冷原子由磁光阱装载到光晶格的影响。理论分析了地磁场变化对钟跃迁探测的影响,并对磁场稳定性需求进行了分析。通过电动旋转台和永磁体模拟空间环境变化的磁场,利用三维磁通门进行实时探测,设计了主动补偿系统并对外界磁场进行实时补偿,使空间光钟磁光阱中心区域磁场波动在亚μT量级,满足了空间光钟对磁场的补偿与控制需求。

摘要：随着深度神经网络的广泛应用,对神经网络模型的训练速度需求也不断增长,各类面向训练的加速器应运而生。然而,在训练过程的各阶段,同一个层展现出了巨大的计算差异,计算差异性使得单一数据流结构的加速器在某些阶段的处理上达不到最高的效率。而图形处理器(GPU)等通用性设计通常不能充分地利用各阶段操作的特性使得利用率较低。为了解决这个问题,本文针对卷积神经网络(CNN)训练不同阶段的操作,分别提出了高效的执行方案,设计了一个统一的加速器处理单元硬件结构,能够将所有阶段的执行方案高效地映射到其上运行,并以这个统一的处理单元为基础实现了一个高效的支持训练的卷积神经网络加速器。实验结果显示,基于4个常用的卷积神经网络模型,卷积层训练的前向过程、反向过程的运算资源利用率分别达到了77.6%、67.3%,相比于现有主流的利用Tensor核心加速深度学习任务的GPU,运算资源利用率提高了45.1%和41.7%。

摘要：针对引力波探测仪器灵敏度问题,首先明确了“太极计划”航天器光程测量噪声与检验质量残余加速度噪声的顶层指标;逐级分解了系统噪声,分解出的噪声包含光程测量噪声共26项,残余加速度噪声共21项;以电磁力噪声为例完成了详细的建模工作,设计仿真系统并进行计算,验证了航天器设计方案的工程可行性。仿真表明:采用现有工程技术水平可以实现的参数指标、或者按照关键技术路线图发展后的参数指标,计算得到的电磁力总噪声可以满足引力波探测任务要求。研究成果为后续其它噪声项的仿真计算提供了框架,并且为航天器系统指标体系优化奠定了基础。

摘要：将感应电能传输(IPT)系统的补偿网络分离并加入各并联逆变器中,用以解决功率扩容和环流问题.分析采用单逆变器拓扑和功率扩容拓扑的IPT系统数学模型.设计各并联逆变器的补偿网络参数,推导功率扩容系统的功率与效率表达式.分析各并联逆变器在驱动不同步时的环流回路,给出零电压开关(ZVS)控制策略.搭建1.2 kW基于分离补偿网络的IPT系统功率扩容装置,进行实验验证.实验结果表明,各并联逆变器的输出功率比约为1∶2,均实现了ZVS,功率扩容系统直流到直流的整体传输效率为92.53%,环流幅值为0.2 A,证明了所提功率扩容拓扑的实用性和有效性.

摘要：近年来,随着深度神经网络在各领域的广泛应用,针对不同的应用场景,都需要对神经网络模型进行训练以获得更优的参数,于是对训练速度的需求不断提升。然而,现有的研究通常只关注了计算密集型层的加速,忽略了访存密集型层的加速。访存密集型层的操作主要由访存带宽决定执行效率,单独提升运算速度对性能影响不大。本文从执行顺序的角度出发,提出了将访存密集型层与其前后的计算密集型层融合为一个新层执行的方式,将访存密集型层的操作作为对融合新层中输入数据的前处理或输出数据的后处理进行,大幅减少了访存密集型层在训练过程中对片外内存的访问,提升了性能;并针对该融合执行方案,设计实现了一个面向训练的加速器,采用了暂存前处理结果、后处理操作与计算密集型层操作并行执行的优化策略,进一步提升了融合新层的训练性能。实验结果显示,在面积增加6.4%、功耗增加10.3%的开销下,训练的前向阶段、反向阶段的性能分别实现了67.7%、77.6%的提升。

摘要：异构计算为系统达到更高的性能功耗比提供了新的思路和方向,但异构系统中中央处理器(CPU)和加速器协同执行任务的过程中大量的控制信号传输和数据搬运始终是系统性能的一个重要瓶颈。对此,本文提出了一种紧耦合异构线程处理器结构,包括一个硬件CPU线程和一个硬件加速器线程,二者采用流水线紧耦合的硬件线程间通信接口和共享存储的方式降低了通信代价,大幅提高了系统性能。为验证该结构的优势,本文在开源BOOM核的基础上设计了硬件线程间通信接口,实现了一个具有高级加密标淮(AES)加速器的紧耦合异构线程处理器,并在现场可编程门阵列(FPGA)上进行了评估。结果显示,在加密任务中,该处理器吞吐量约是Intel Comet Lake使用AES指令集(AES-NI)的5.7倍,是BOOM平台上仅使用通用指令的4000倍。实验进一步验证了通过CPU和加速器快速通信实现的细粒度并行可以取得更多的性能收益。由此得出结论:该结构能敏捷地将加速器整合到CPU周围,有效降低了通信时间,实现CPU线程和加速器线程的细粒度并行,有效地发挥出异构计算的优势,取得可观的性能收益。

摘要：2019年底,新型冠状病毒SARS-CoV-2导致的新冠肺炎大流行对世界人口产生了严重的威胁.目前一些有效的疫苗已被批准并广泛使用,但考虑到冠状病毒的高突变性,这一干预措施的长期有效性和安全性存在争议.此外一些抗病毒药物显示出较好的效果,但其安全性与普适性暂未得到更多的数据支持.冠状病毒主蛋白酶(3CL^(pro))是冠状病毒家族中一种特殊的半胱氨酸蛋白酶,负责处理病毒多蛋白产生成熟的非结构蛋白,在冠状病毒生命周期中起重要作用,而且具有高度保守性,因此其是一个重要的药物靶点.结构研究为这种蛋白酶的功能和合理抑制剂设计的结构基础提供了有价值的见解.综述了SARS-CoV-23CL^(pro)的结构和迄今为止针对3CL^(pro)的亮点抑制剂的研究进展,并详细介绍了抑制剂与3CL^(pro)的结合方式和构效关系.此外,还广泛研究了这些抑制剂的抗病毒活性、ADMET和动物试验.

摘要：由于图数据规模庞大且结构不规则,图应用运行时会产生大量高延迟内存访问,大幅度降低了通用处理器的运行效率。本文采用软硬件结合的方式设计了图计算专用预取器,利用图数据访存特点以及社区结构的存储规律,通过对图数据进行混合预取,缩短了图计算访存的延迟,在含有较多社区的图数据集上获得了显著的性能收益。在不同图算法与图数据集上的实验表明,该预取器相对于无预取情况、流式预取器及传统图数据预取器,分别实现了65%~176%、6%~21%和4%~18%的性能提升。

摘要：高性能中央处理器(CPU)进入到纳米工艺设计时代,集成度和性能大幅度提高的同时,功耗和时钟之间的平衡优化已经成为当前面临的主要问题。物理供电寄生阻抗增加明显,功耗急速增加过程导致电源网络动态压降明显,抑制了主频进一步提高。本文提出了一种基于全数字快速高精度Droop Sensor的供电监测优化方法。该方法采用易于集成于处理器核数字域内的单数字供电Droop Sensor进行本地供电实时监测。当Droop Sensor检测到电压快速垂降时,实时指导所在处理器核的时钟域进行时钟降频,帮助处理器度过低压危险时期,待垂降结束后再恢复正常的时钟频率。实现了局部压降的针对性时钟优化,避免了整体功耗性能损失。本文采用12 nm数字工艺实现了Droop Sensor设计。仿真结果表明,该传感器可在100 ps内进行一阶Droop的快速响应,帮助CPU度过瞬间大幅度的压降期;高阶Droop响应的阈值调节精度可达3%,支持CPU的供电水平多阈值控制。