摘要：提出了一种新的晶体管级时延模拟方法,为了保证模拟的精度,综合考虑了存在于短沟道晶体管中的短路电流、输入/输出耦合电容和载流子速度饱和等效应对MOSFET晶体管沟道电流的影响,针对经典的ALPHA沟道电流分析模型(Alpha-Power-Law)进行了改良,以达到精确计算沟道电流的目的·该方法通过改良的节点分析方程(MNA)计算逻辑门的输出波形,以获得逻辑门的时间延迟和跳变时间·所开发的晶体管级时延模拟器性能优越,当逻辑门中某一晶体管的一个参数(如沟道长度、宽度或阈值电压VT0)改变后,模拟器可以快速地计算出新的逻辑门输出波形·基于BSIM370nm工艺模型,采用HSPICE软件的模拟结果来验证该方法的效率与精确性·实验结果表明:该方法模拟效率高,模拟一个逻辑门平均仅需1·0ms;模拟精度高,在所有测试电路时延模拟结果中,最大误差仅为5·04%,平均误差为2·68%·

摘要：过高的测试功耗和过长的测试应用时间是基于伪随机内建自测试(BIST)的扫描测试所面临的两大主要问题.提出了一种基于扫描子链轮流扫描捕获的BIST方法.在提出的方法中,每条扫描链被划分成N(N>1)条子链,使用扫描链阻塞技术,同一时刻每条扫描链中只有一条扫描子链活跃,扫描子链轮流进行扫描和捕获,有效地降低了扫描移位和响应捕获期间扫描单元的翻转频率.同时,为检测抗随机故障提出了一种适用于所提出测试方法的线性反馈移位寄存器(LFSR)种子产生算法.在ISCAS89基准电路上进行的实验表明,提出的方案不但降低约(N-1)?N的平均功耗和峰值功耗,而且显著地减少随机测试的测试应用时间和LFSR重播种的种子存储量.

摘要：针对随机工艺变动引起的统计寄生参数提取问题,采用Hermite多项式配置法提出加权主元分析技术来对随机变量进行消减,以减少独立变量数目,提高计算效率.在此基础上,利用并行计算技术,进一步减少统计寄生参数提取的运行时间.数值实验结果表明,相对于普通的主元分析,采用文中的加权主元分析能在同等精度情况下使寄生参数提取速度提高几倍至几十倍,而在含8个CPU计算机上的并行计算也取得了6.7倍的加速比.

摘要：带权图的均衡k划分是把一个图的顶点集分成k个不相交的子集,使得任意2个子集中顶点的权值之和的差异达到极小,并且连接不同子集的边权之和也达到极小.这种图的k划分问题已被应用在软硬件协同设计、大规模集成电路设计和数据划分等领域,它已被证明是NP完全问题.首先针对带权图的均衡k划分问题提出了能够生成优质近似解的启发式算法.该算法在保证子集均衡的条件下,采用最大化同一子集内部边权之和的策略来构造每一个顶点子集;构建子集S的思想是每次从候选集中选择与子集S相连的具有最大增益的顶点放入子集S中,直到子集S的顶点权值之和满足要求.此外,采用了定制的禁忌搜索算法对生成的初始近似解实施进一步优化.实验结果表明,当k分别取值为2,4,8时所提算法分别在86%,81%,68%的基准图上求得的平均解优于当前最新算法求得的平均解;解的最大改进幅度可达60%以上.

摘要：目前Intel、AMD、IBM等国际著名厂商均将其集成电路生产工艺全面转入65nm制程,对于以高性能为目标的高端芯片设计,受到了来自成本、设计与测试复杂性等方面的诸多挑战．文中主要论述了其中两个重要而具体的挑战:高功耗和日益显著的工艺参数变化(process variation)．首先分析了纳米工艺下芯片功耗的组成、高功耗的诸多危害和目前主要的低功耗设计方法;然后分析了工艺参数变化的组成,较大工艺参数变化对电路设计的影响以及电路性能分析、功耗分析和低功耗设计的统计式算法;最后结合笔者的研究工作,简单地对下一代集成电路设计的相关研究热点进行预测．

摘要：设计一种基于即时编译器辅助的并行垃圾收集器,在编译阶段利用即时编译器安插显式内存回收指令释放无用对象空间,结合自动和显式内存管理的优点,减轻程序员和垃圾收集器的负担,同时提高内存空间的利用率,支持显式对象回收操作,且可以有效重用这些对象空间,从而提高Java应用程序的执行效率,实验结果表明,该设计方案是可行的。

摘要：在集群环境下,为了提高虚拟机Xen的迁移效率,提出了一种面向可扩展集群环境的快速可靠的虚拟机迁移方法.通过在分布式文件系统GlusterFS中增加Heartbeat监测模块,实时监测集群环境中物理机节点的加入与退出,动态创建或修改GlusterFS文件系统的配置文件.为了使GlusterFS文件系统能够自动管理节点,设计实现了基于gSOAP的内部角色通信,比传统方法增加了动态挂(卸)载集群环境中物理机节点的功能,达到了实时更新文件存储的拓扑结构的目的,在保证迁移性能和文件可靠性的同时提高了系统的扩展能力.实验结果表明,该方法能够在虚拟机迁移过程中自动分配资源,在充分利用集群资源和保证文件完整性的前提下,提高了迁移效率.

摘要：为了解决芯片测试过程中功耗密度大造成的局部过热(简称"热斑")问题,提出一种热量敏感的多播并行测试方法.对众核芯片采用多播并行测试时面临的"热斑"问题进行分析,提出一种无"热斑"的多播测试路径生成算法;在温度容限内对生成的多条单类同构芯核多播测试路径进行并行优化,形成无"热斑"的快速并行测试方案,同时缩短了测试时间.实验结果表明,采用文中方法能够有效地避免多播并行测试时的"热斑",并使测试时间缩短近45%.

摘要：多细胞分子动力学算法是分子动力学模拟中普遍使用的并行算法.因为利用不同作用路径的多细胞分子动力学算法的消息传递次数彼此不同,利用作用路径能够优化消息传递次数.优化消息传递次数是一种设计高效并行算法的方法.因此,本文研究十六个不同的作用路径,推导出十六个表示消息传递次数的数学模型,并在高性能通信和负载平衡方面决定十六个模型中最好的.实验结果表明模型的平均正确率是99.1391%,它的一个时间步骤的并行效率比HS算法平均提高了5.16%,处理器数的增加和截断半径的优化提高其并行效率.

摘要：按照可重配置处理器的体系结构建立并实现功耗模型;模型对处理器的电路级特性进行抽象,基于体系结构级属性和工艺参数进行静态峰值功耗估算,基于性能模拟器进行动态功耗统计,并实现三种条件时钟下的门控技术;可重配置处理器与超标量通用微处理器相比,在性能方面获得的平均加速比为3.59,而在功耗方面的平均增长率仅为1.48;通过实验还说明采用简单的CC1门控技术能有效地降低可重配置系统的功耗和硬件复杂度;该模型为可重配置处理器低功耗设计和编译器级低功耗优化研究奠定了基础。