摘要：本文提出了一种基于两层流水线体系结构的FIR滤波器的实现方案 (2HPFIR) .采用比输入采样频率快几倍的内部时钟频率 ,实现了乘加器件的高度复用 ,进而缩减了芯片面积 .根据滤波器的抽头数目N和内部时钟快于采样频率的倍数M ,在二层流水线结构的抽头链中 ,加入N/M - 1个抽头把运算分成N/M个组 .在流水线结构的组内形成M个阶段 ,组间形成N/M个阶段 .随着抽头数量的增长 ,此结构很容易扩展 ,且不会增加关键路径的延时 .此方法可以灵活应用到其它类似的专用滤波器设计中 .

摘要：首先分析双向HFC(光纤同轴混合)网络中基于DOCSIS(电缆数据传输业务接口规范)的MAC测距机制,然后提出该网络中RTD(roundtripdelay)的计算方法,并提出一种CM(cablemodem)初始测距的嵌入式设计实现方案,该方案已成功运用于由自主研发的物理层ASIC(专用集成电路)芯片和MAC(介质访问控制)层ARM嵌入式内核芯片组成的HDTV(高清晰度电视)双向点播平台中。测试结果表明该方案能快速精确地实现初始测距,并支持实际平台上的多种应用,表现出良好的性能和较高的可靠性。

摘要：功耗与硅面积一样已成为芯片设计中的关键问题,尤其是在数字信号处理集成电路设计中。基于标准单元的VLSI设计是实现数字信号处理模块芯片或模块的重要方法。该文提出了一种基于标准单元的低功耗FIR滤波器多层次设计方案,其中体系结构层次采用多层流水线策略,逻辑层次将加法集成到部分积压缩中,在电路层次采用最小器件,从而在最大限度减少面积的同时降低了FIR的功耗。根据实际需求,该设计方案易于扩展和变换,可灵活应用到其它类似的滤波器设计中。实现结果表明在TSMC0.25标准单元库下FIR的功耗最多可降低20%以上。

摘要：设计了一个PPU(Protocol Processing Unit,协议处理单元),实现了有线DTV双向传输系统中多个模块之间通信的协调功能.该PPU采用了ASIP的设计方法,根据模块间具体的通信特点设计了模块专用接口、中断机制和专用指令,提高了硬件资源的利用率,具有很好的功能可扩展性和灵活性.同时设计了精简的汇编代码,仿真结果表明该代码在对模块接口的响应上具有很好的实时性.综合结果表明,PPU能够提供多种吞吐量.

摘要：基于DOCSIS规范,在分析CM(Cable Modem)定时同步机制的基础上,文中首先提出了一种自适应补偿定时同步算法.通过准确预测定时误差发生时刻并及时给予误差补偿,该算法能够使CM在HFC网络上行TDMA信道上与CMTS建立精确的全局定时同步,为CM正确接入信道并实现业务传输提供了保证.其次,文中进一步将算法包含的乘除运算优化为加减运算,提高算法的通用性,降低其实现的复杂度.该算法目前已经应用在一款自主研发的CMSoC芯片中,实际环境测试结果表明该算法的定时精度为DOCSIS要求的10.24倍,并表现出优良的可靠性.

摘要：介绍一个从模式I2C桥接口电路,实现了I2C总线与专用集成电路芯片之间的数据交换.它通过在通用的I2C协议上建立系统专用的数据传输协议,完成了不同数据宽度的寄存器寻址读写等复杂操作,同时节省了芯片管脚资源.

摘要：提出一种新的面积优化的直接数字频率合成器设计方案.采用改进混合式CORDIC算法,通过削减旋转相位判断电路和乘法单元,改进和调整相位旋转误差,并利用简单的移位和加/减电路完成复杂的幅度修正,降低了电路复杂度,缩减了电路规模.结构上采用流水线式多级循环迭代技术,实现移位和加/减电路的高度复用.实验结果表明本方法输出频谱杂散小于-70dB,并在运算速度和资源利用率上具有一定的优势.该设计已成功用于宽带网络SoC芯片的频率调制模块.

摘要：在研究多种互连IP节点功能的基础上,提出使用专用指令集处理器(ASIP)方法设计互连IP节点的基本功能集合,使得设计者可以实现对互连IP节点基本功能的复用,并添加定制设计以满足具体应用对互连IP节点的特定要求。ASIP方法允许设计者以编程的方式灵活地实现互连策略。DTV系统中一种互连IP节点的电路设计、仿真与综合结果验证了该设计的有效性。

摘要：本文通过对电路布局的多电压代价进行分析,提出把电路按照不同的路径长度成组分离为不同的区域时,易于采用多电压实现,且采用多电压实现的代价最小。并以剩余数系统为例进行仿真说明,在体系结构层得到具有不同时序约束的子模块,在电路层根据不同的路径长度分成两种不同的供电电压,达到降低功耗的目的。在实际应用中可以根据具体设计决定优化方案。