摘要：为满足系统小型化、低功耗、低成本、高精度等要求,在基于数字信号处理器(DSP)的嵌入式组合导航系统中,使用一片现场可编程门阵列(FPGA)芯片完成系统各单元间的逻辑控制、多通道异步收发器(UART)的扩展及其收/发双缓冲先进先出(FIFO)存储器的设计.同时,为了减少系统完成数据传输任务时CPU的额外开销,在DSP内部随机存取存储器(RAM)中设计了乒乓缓存区,并利用TMS320C6713的增强型直接内存存取(EDMA)功能完成FPGA中UART缓冲FIFO和DSP内部RAM中乒乓缓存区之间的数据传输.试验结果证明,此方案可以在CPU执行导航算法的同时,由EDMA控制多通道UART在460.8 kb/s波特率下稳定地工作,实现了DSP与外围设备之间高速通信链的设计,使得CPU更专注于导航计算.

摘要：阐述二次引导程序的引导机制和工作原理,利用复杂可编程逻辑设备进行逻辑译码,对整个Flash空间进行分页控制,实现地址重映射。采用链接器中的命令选项生成引导表,设计大规模程序代码的二次引导程序。测试结果表明,该方法可以实现规模大于2 MB的代码的二次引导,为大型嵌入式系统的软件开发奠定了基础。