摘要：针对低温多晶硅(low temperature poly-silicon,LTPS)和低温多晶氧化物(low temperature polycrystalline oxide,LTPO)工艺下的有机电致发光显示器(organic light emitting diode,OLED)电路设计时,驱动译码电路瞬态产生大电流引起的闩锁效应烧坏器问题,提出一种具有瞬态电流限制能力的全N增强型金属氧化物半导体(N-enhancement type metal oxide semiconductor,NMOS)场效应管的译码器电路设计方法。该方法基于树状网络进行译码和限流,利用支路简并方法进行逻辑化简,采用共源共栅结构中的输出阻抗限制译码瞬态过程的最大电流;在SMIC 180 nm CMOS工艺下完成设计,核心电路面积为470.69μm^(2)。2种不同输入条件下的仿真结果表明,采用格雷码对输入激励进行编码的5-32全NMOS译码器的功耗延迟积仅为9.77×10^(-20)J·s,比同等工艺、电源电压、温度条件下设计的CMOS 5-32译码器降低了81.8%;瞬态译码时的最大电流为11.69μA,比CMOS 5-32译码器降低了99.44%。

摘要：基于0.25μm GaAs pHEMT工艺,设计出一种应用于X波段宽带数控移相器的180°移相单元。该设计采用SPDT开关和五阶高通-低通滤波拓扑结构,通过改进SPDT开关、提升滤波器的阶数和改变180°移相单元的切换方式改善电路的插入损耗和相位平坦度,消除由前32个相位产生的相位累积误差。仿真结果表明,180°移相单元插入损耗为2.42~2.67 dB,相移范围为179°~182°,输入输出电压驻波比小于1.15,在同样的结构下,本设计可实现更优异的性能和更紧凑的芯片面积。

摘要：为合理整合阻变存储器(resistive random access memory,RRAM)的测试数据,提升半导体工程师对RRAM器件性能探知的效率,设计出一套适用于RRAM的测试自动化分析系统。该系统采用B/S架构,使用基于Python的Django后端框架和***前端框架,建立前后端分离的RRAM测试数据分析的Web应用;系统包含用户模块和业务分析模块2大功能模块。测试结果表明,2个功能模块中所有子功能模块的功能测试结果正确,且响应时间均小于1 s;系统关键参数Forming、Set及Reset操作电压的算法判断正确率分别为99.05%、100.00%、92.59%,表明系统具备有效性和可行性。

摘要：在2018年“中国已知工业遗产数据库”基础上,进行更新研究,截止于2021年1月,数据库中共有近现代工业遗产1681项。基于数据库对“我国工业遗产之路”体系进行建构研究,基于地区、年代、行业、资本来源、交通线路等角度,对我国工业遗产在“点”“区”“线”及“系列”等层面进行体系建构,意在抛砖引玉,对未来我国工业遗产的整体性保护体系的建立具有基础性意义和参考价值。

摘要：面向高速串行接口应用,设计一款低噪声、快速锁定的高性能锁相环电路,作为5 Gbit·s^(-1)数据率的SerDes发射芯片的时钟源。该设计通过锁存RESET方式增加延迟时间,以减小鉴频鉴相器的死区效应,降低锁相环整体电路的杂散;其压控振荡器采用4 bit二进制开关电容的方法,将输出频率划分为16个子频带,以获得较大的输出频率范围,同时又不增加压控振荡器的增益;在SMIC 55 nm工艺下完成锁相环电路版图设计,核心芯片面积为0.54 mm^(2)。后仿真结果表明:输出频率覆盖4.6~5.6 GHz,1 MHz频偏处的相位噪声在-110 dBc·Hz^(-1)附近。测试结果显示,RMS抖动和峰峰值抖动分别为2.87 ps和13.4 ps,整体电路功耗为37 mW。

摘要：设计了一款面向MEMS陀螺仪检测应用的两级电容-电压转换电路.电路采用输入共模反馈技术,降低了寄生电容和增益电容引起的输入共模电压漂移;同时结合相关双采样、补偿电容与保持电容技术,实现了两步逼近的电压输出,降低了增益误差,提高了输出信号频率和精度.电路采用SMIC 0.18μm 1P6M工艺进行实现.后仿真结果表明:电源电压3.3 V,在500 kHz采样时钟频率下,最大处理信号频率20 kHz,电容-电压灵敏度为12.4 mV/fF;在100 Hz带宽内输出信号动态范围为62.3 dB,平均功耗3.85 mW。