摘要：设计了一款抗辐射自偏置锁相环(PLL),对PLL电路中关键逻辑进行单粒子效应分析,找出敏感节点,再对这些节点进行加固设计。该PLL电路用SMIC 0.18μm 1P4MCMOS工艺实现了设计。加固后的电路在中国原子能科学研究院核物理研究所,选择入射能量为206MeV、LET为37MeV·cm2/mg的72 Ge离子进行了单粒子辐射试验。PLL未发生失锁现象,能够满足航天应用的需求。

摘要：为满足机载应用对图形处理器VGA模式的需求,对VGA适配器的核心问题和图形处理器VGA模式的设计技术进行研究。报告国内外在图形处理器领域以及VGA模式的研究现状,概述VGA模式设计的相关基础,分析VGA适配器的相关核心问题,包括VGA的工作模式、早期VGA适配器的组成、VGA寄存器和视频BIOS,提出图形处理器VGA模式可采用的设计技术,包括VGA的硬件设计和Video BIOS设计技术,指明对Super VGA支持是图形处理器VGA模式下一步的研究方向。

摘要：随着集成电路制造工艺尺寸不断减小、集成度不断提高,集成电路在太空环境应用中更容易受到单粒子辐照效应的影响,可靠性问题越发严重。特别是对高频数字电路而言,单粒子翻转效应(SEU)及单粒子瞬态扰动(SET)会导致数据软错误。虽然以往的大尺寸SOI工艺,具有很好的抗单粒子性能,但仍需要对深亚微米SOI电路进行辐照效应研究。文中通过对4种触发器链进行抗辐照设计,用0.18μm SOI工艺进行了流片验证,并与体硅CMOS工艺对比分析。1.8V电源电压条件下的触发器翻转阈值可以达到41.7MeV·cm2/mg,抗辐射性能比0.18μm体硅CMOS工艺提升了约200%。

摘要：ARINC 659总线是航空电子产品里使用较多的一种wire-OR总线结构。文中介绍了一款为8通道的ARINC 659总线优化的收发器的设计和优化,首先研究了ARINC 659背板应用的物理效应、负载、驱动能力和传输延迟等特性,并综合考虑BTL电平标准和wire-OR总线结构及ARINC 659总线负载和应用实际,使用0.35μm BiCmos工艺进行了8通道的ARINC 659总线收发器芯片的设计和优化。通过测试表明,ARINC 659总线端与TTL端的收发正常,交流参数符合IEEE1194.1,ARINC 659物理层的定义。综合测试结果文中所述的收发器功能正确,可用于ARINC 659物理层的收发。

摘要：ARINC659总线是一个线型多节点串行通信总线,可以满足航空电子对可靠性、故障容忍度、完整性的要求,主要用于在线可更换模块之间的数据传送,其采用表驱动比例访问(TDPA)的通信机制,具有较高可靠性、高容错率以及较高的总线利用率,被广泛应用于现代大型军用、民用飞机中。文中提出了基于ARINC659总线的PMC卡设计及实现方案。首先介绍了HK659芯片,然后详细阐述了ARINC659总线的PMC卡实现方式,配套的命令表工具实现及命令表的设计,最终完成了系统应用验证。结果充分表明,该PMC卡的功能完备,性能良好。它可以满足系统应用的需求。

摘要：随着FC交换网络结构和规模日趋复杂和庞大,其对于FC交换网络核心芯片的功能、性能要求也越来越高。因此,FC交换机芯片交换结构以及调度策略的选择已成为影响其效率、时延等关键指标的重要因素。文中对FC交换机芯片的交换结构及调度策略进行了研究,在对传统FC交换机芯片调度电路进行设计优化的基础上,提出一种基于交叉开关和输入输出端分布式调度的交换核心电路设计和实现方法。该电路适用于多端口交换机芯片设计,易于实现且能保证较高的交换性能。

摘要：Mil-1394b总线控制权管理软件是确保网络运行更加稳定、可靠的核心和关键。文中设计了某通信系统节点Mil-1394b的总线控制权管理软件,采用对该软件的两大功能模块即总线控制权争用模块和总线控制权切换模块分别分析的方式,详细描述了网络各阶段的控制权管理过程,并在测试验证平台上对该软件进行了有效性验证。结果表明,该软件能够完成对系统总线控制权争用和切换过程管理的要求,并能直观地显示测试过程和验证结果。通过测试验证,Mil-1394b总线控制权管理软件的实现达到了设计的结果,并且具有驱动模块接口简洁、较好的可移植性、较高的通用性等优点。总之,通过该软件的运行提高了网络运行的稳定性和对突发故障的应对能力,在一定程度上保证了系统的稳定运行。

摘要：为了满足飞控系统对总线传输速度和传输距离的要求,文中提出了一种适用于长距离传输的高速自适应均衡1394b收发器电路结构。该收发器发送端采用了输出幅度、共模电平可调的驱动器电路,通过增加输出电压的幅度可以适应更长的传输距离;接收端采用了自适应的连续时间线性均衡电路,通过负反馈分别针对信道的高频特性和低频特性进行不同幅度的增益补偿,解决了由于信道与频率相关的衰减特性带来的码间干扰的影响,提高了接收电路的误码性能。该收发器电路采用0.13μm CMOS工艺设计,仿真结果表明,在1394b协议规定的S800模式下,采用UTP CAT5e线缆时,该电路最高可以支持50 m的传输距离。

摘要：文中介绍了符合Core Connect规范的高性能处理器局部总线在So C芯片中的应用。为了提高基于PPC架构的So C芯片性能,增加存储带宽利用率,提出一种基于PLB双总线的高速存储接口的设计。文中还描述了高速从接口和DDR3控制器的体系架构设计,并通过对DDR3控制器的数据训练和自测试等关键技术和难点的介绍,实现了高速存储系统的设计。通过仿真可知,基于该接口的So C芯片中DDR3 SDRAM的带宽利用率能提高到85%以上。通过PCB板上信号完整性分析表明,该接口应用于电路板上的走线串扰小,测试得到的眼图清晰端正,满足设计要求。

摘要：数字视频输入接口是视频编码系统的重要组成部分之一。输入视频来源于计算机图形和视频系统,涵盖多种格式标准,现有视频编码系统中的数字视频输入接口往往只支持视频系统的输入源,不支持计算机图形的输入源。因此支持多种视频格式的数字视频输入接口能够扩展视频编码系统的应用范围。设计并实现了一种多格式数字视频输入接口,兼容BT.656接口,支持VESA监视器时序标准、ITU-R BT656数字分量视频接口标准和SMPTE 274M、SMPTE 296M标准视频输入,具有高鲁棒性和容错能力。该设计通过了虚拟平台验证和FPGA原型系统验证,功能和性能均满足视频编码系统的要求。