摘要：随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键。该文结合一款面向个人信息处理终端的soc芯片探讨了静态时序分析(STA)流程中时钟约束的关键技术问题,对未来基于静态时序分析进行soc芯片的优化设计有重要的参考价值。

摘要：本文针对嵌入式微处理器结构特征,提出了一种高层总线缓冲模型。随后根据提出的缓冲模型设计仿真算法,并根据实际的设备行为进行抽样统计分析,实现了带有缓冲设备的高层动态仿真。结果显示高层的仿真结果反映了实测电路级仿真的数据趋势,具有很好的一致性,证明了高层模型及仿真的有效性。

摘要：介绍了掌上嵌入式系统中数字调频收音机方案的选取及其软硬件设计与实现。重点阐述了PHILIPS公司的FM立体声收音机单芯片TEA5767HN的工作原理及特点,收音机模块的硬件设计方案以及调试过程中遇到的问题与解决方法,并对软件设计进行了简单描述及列出了该模块性能指标测试结果。

摘要：提出了一种基于分布式算法(DA)和专用累加器的高性能DCT结构。该专用累加器由32压缩器、42压缩器、条件和选择器(CSS)和超前进位加法器构成,可以在单周期内实现来自LUT的四个部分积的累加。文章提出的结构以50%的额外硬件资源,实现基于循环累加的传统DA结构8倍的数据处理速度。分析了不同运算精度的条件下,DCT结构在面积和速度上的优化。该DCT结构设计采用TSMC 0.18μm工艺库,其工作频率可达120 MHz,达到每秒480兆像素的处理能力。

摘要：主要介绍了在个人数字助理(PDA)系统开发平台中,利用PHILIPS公司的FM收音机单芯片TEA5768HL通过I2C总线进行通信来设计和实现数字调频立体声收音机模块。重点讲述了TEA5768HL的工作原理、收音机模块设计方案。此收音机模块具有高性能、低功耗、低成本、占PCB面积小、CPU控制方便等优点,同时它也适合应用于智能手机、MP3播放器等掌上嵌入式系统产品中。

摘要：指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具。在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用。该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿真技术,吸取了各自的一些优点,提出了仿真策略,设计并实现了基于DSP3000的指令集仿真器HJS。为了兼顾仿真速度与精度的要求,HJS实现了指令精度和时钟周期精度两种级别的仿真。同时,在指令Cache和流水线的仿真上都做到了既尽可能与实际硬件相符,同时也兼顾执行效率。为评估DSP硬件设计、DSP算法的实现提供了很好的软件模拟平台。