摘要：循环展开是一项常用的循环优化技术。当前针对串行程序的循环展开技术已经比较成熟,但是在实际应用中没有针对向量程序进行有效的循环展开。为了解决这个问题,提出了一种面向向量程序的循环展开技术。首先,针对向量寄存器压力和代码膨胀等限制因素,提出了一种自动计算展开因子的CUFVL算法;其次,根据向量循环展开的特点,制定了完全展开策略;最后结合CUFVL算法和完全展开策略,设计了向量循环展开的总体流程。实验结果表明,该方案能够计算出合适的展开因子,进而对向量程序进行适当的循环展开或完全展开,从而有效提升应用程序的性能。

摘要：在计算机系统中,总线技术对整个系统的性能和功能都有直接影响,通过研究高速信号传输的特点,分析串行高速芯片互连协议,实现了一种串行高速芯片互连接口逻辑,并实现了FPGA平台的与处理器互连和芯片间互连的验证。最终达到了设计性能要求和可靠性要求,互连接口数据传输速率达到6.4GT/s。

摘要：随着集成电路设计规模的增大和设计复杂度的提高,功耗成为片上系统(SoC,System on Chip)设计中的关键指标之一。通过综述并讨论SoC系统的不同工作模式,提出了一种低功耗设计策略,通过对逻辑电路和存储器进行电源管理,能够有效地降低SoC芯片的运行功耗。

摘要：总结SoC(System-On-Chip)系统中控制单元(CU)的设计和验证存在的问题,在系统集成的时候系统控制单元提供了时钟、复位、power domain相关等的控制,根据项目需求,这部分设计会发生很大变化。阐述其中的关键问题,对提高SoC系统控制单元的设计和验证具有参考意义。

摘要：随着集成密度的增大以及工作电压的降低,基于SRAM的FPGA芯片更加容易受到单粒子翻转的影响。提出了一种基于通用布局布线工具VPR的抗辐射布线算法,通过改变相关布线资源节点的成本函数,来减少因单粒子翻转引起的桥接错误,并与VPR比较下板测试结果。实验结果表明,该布线算法可以使芯片的容错性能提升20%左右,并且不需要增加额外的硬件资源或引入电路冗余。

摘要：发现被移动对象频繁造访的热门区域是从轨迹数据库中挖掘运动模式的重要前提,而合理约束热门区域的大小是提高轨迹模式的精确表达能力的关键.研究如何从轨迹数据库找出热门区域及如何限制其大小.定义了带有覆盖范围约束的热门区域,并采用过滤-精炼策略发现热门区域.在过滤阶段,设计了一种基于网格的密集区域发现近似算法以提高发现效率;在精炼阶段,提出了基于趋势和差异性的度量指标,实现了对应区域重构算法及重构参数启发性选择算法,保证了从密集区域中有效提取出符合覆盖范围约束的热门区域.在真实数据集上验证了该工作的有效性.

摘要：随着数字芯片功能的不断强大和处理速度的不断加快,低功耗已经成为芯片设计中的关键指标之一。通过对数字芯片的功耗分析研究,在满足性能保证功能的前提下,在电压和时钟方面提出了一些低功耗设计方法。

摘要：随着工业生产中数据源的不断增加,人们对数据流的处理需求日益增大.其中,一个基本需求是基于距离度量方法的子序列匹配.由于动态时间弯曲距离(dynamic time warping,DTW)具有较高的度量精度,将其应用于子序列匹配问题是非常有价值的.但是,DTW具有较高的计算复杂度,这极大地限制了它在数据流上的应用.针对该问题,设计了一种高效的基于DTW的数据流子序列匹配系统.首先对数据流进行高效的适应性分段,然后对每一子段进行切比雪夫因式分解.不同于在原始数据空间的DTW计算,系统将在低维的切比雪夫特征空间计算DTW距离,因此,系统具有较高的计算效率.另外,提出了一种高效的在线匹配算法,可实现DTW在数据流上的增量式计算,进一步提高了系统的执行效率.

摘要：分析了业界常用的SoC(System on Chip)系统级验证方法,并阐述了提高SoC系统级仿真效率的三种方法。一是通过VIP(Verification Intellectual Property)代替CPU(Central Processing Unit)来加速仿真,二是通过空逻辑来代替相关模块实际代码来加速仿真,三是通过仿真工具(VCS)自带的功能来加速仿真。

摘要：DDR存储器是目前存储器市场的主流存储器,大量的嵌入式系统或手持设备也纷纷采用DDR内存来提高性能与降低成本,随着越来越多的SoC系统芯片中集成DDR接口模块,对于DDR控制器的验证工作显得越来越重要。针对现有DDR控制器验证技术中存在的问题,笔者设计了一种用于DDR控制器的验证方法,灵活性高与可复用性强,有效提高了芯片开发的效率,增加了芯片开发过程的可控性。