摘要：从电路的静态功耗出发,提出了一种基于双阈值电压分配算法来优化电路静态功耗的方法。在不影响电路时序性能的基础上,该算法能有效地区分电路中的关键节点和非关键节点,使得分配在高阈值电压的单元数量最大化,从而实现静态功耗最小化。基于TSMC 40 nm工艺对32位嵌入式CPU采用该双阈值电压分配算法和现有的算法进行对比验证。实验表明,该算法可使芯片的静态功耗降低16.6%,优化时间缩短95.2%,是一种有效的降低芯片静态功耗的方法。

摘要：针对基于龙芯SoC的并行可重构计算系统存在数据通信性能瓶颈的问题，介绍了一种基于龙芯SoC的控制流与数据流分离的可重构计算集群系统，提出了一种用于可重构计算的数据流／控制流分离的软硬件划分方法，同时基于该划分方法提出了一种双网络互联的集群结构，用于可重构计算系统的并行扩展。在网络互联的实现上，利用了硬件实现网络协议栈的思想，设计并实现了一种点对点的高速互联网络结构，实现了数据网络和控制网络传输通路的分离。

摘要：测量分析P2P网络拓扑特征是解决P2P网络优化和网络监管等问题的基础。提出了基于边过滤的增量式拓扑爬行策略,根据此策略设计并实现了分布式拓扑爬虫系统PPTV_Crawler,并从爬虫效率和数据完整性两方面分析了PPTV_Crawler的性能优势。使用该爬虫分析了PPTV网络拓扑的平均节点度与用户量关系,节点度分布特性以及小世界特性。实验结果表明,P2P网络拓扑特征与其协议版本和客户端行为密切相关,PPTV网络中的节点间连接性随用户规模的变化而改变,且成正比关系;节点度分布受用户规模影响,用户规模大的网络节点度分布比用户规模小的网络呈现更加明显的幂律分布特征;用户规模大和用户规模小的网络均呈现小世界特性,且小规模网络聚集性更高。作者提出的基于边过滤增量式拓扑爬行策略为研究基于P2P技术的复杂网络提供了有效方法。

摘要：面向众核处理器提出一种访存链路接口的现场可编程门阵列(Field-Programmable Gate Array,FPGA)验证平台,用于对处理器访存链路关键部件进行功能及可靠性测试。提出片上读写激励自动产生与检查机制、以太网接口硬件用户数据报协议(User Datagram Protocol,UDP)协议栈和FPGA芯片间多通道并行链路三项关键技术并进行设计实现。实验结果表明提出的各项关键技术功能正确,不仅丰富了功能验证中随机激励产生及结果验证的手段,而且实现了对链路数据检错和多lane间延迟偏斜纠正逻辑的可靠性测试与评估。经过该平台验证的访存链路接口在实际芯片中通过了功能正确性测试,证明了验证的有效性。

摘要：开发了一套浮点转定点自动位宽优化软件系统(SATRANS),能够将用户输入的描述目标系统的浮点程序自动转换为位宽可配置的定点程序,并基于模拟退火算法进行自动位宽搜索,以得到满足精度要求的操作数定点位宽组合.同时,以IIR数字滤波器为例对SATRANS进行了实现与验证.结果表明,SATRANS的搜索结果优于传统贪心算法的搜索结果,并能够获得一系列满足精度要求的解,从而使得芯片设计人员能够在精度与复杂度等要素之间加以权衡,并选择一组最合适的位宽组合而用于芯片设计中.选择搜索结果中的面积最优解来配置IIR系统并在XilinxVirtex-6FPGA芯片中实现,相对于IEEE浮点单/双精度系统,其性能分别提高了12.4%和62.8%,面积的降幅分别为93.9%和97.9%.

摘要：FC-AE-ASM协议被广泛应用于航空电子系统中数据传输和存储,由于协议的复杂性且涉及数模混合电路的设计,FC-AE-ASM协议IP核的协议兼容性是验证重点和难点。提出了使用VIP(verificationIP)仿真验证和基于FC测试仪的FPGA原型验证2种方法相结合的验证方法,分别搭建了可靠的验证平台,并针对控制器中的关键功能展开了验证技术的研究,使控制器的功能和代码覆盖率达到快速收敛目的。

摘要：针对真空电子器件对高压电源的特殊需求,对单级变换器在应用中所存在的不足进行了分析,提出了两级倍压变换器设计,并给出了两级变换器的基本结构。对前级变换器的设计进行了深入分析,对后级变换器的基本工作过程以及软开关实现条件等进行了探讨。利用变压器漏感参与谐振实现半桥级开关管的软开关,使变压器的分布参数得到了充分利用。通过Pspice软件对两级变换器进行了原理性仿真,结果验证了理论分析的合理性。基于理论分析和仿真实验研制了一台实验样机,测试结果表明后级变换器开关管具有良好的软开关特性,系统具有较高的效率。

摘要：为向量DSP提出并设计了一种具有高效混洗模式存储器的可编程混洗单元,该结构能够使应用程序的混洗指令在执行时和通用寄存器或访存带宽等系统的关键资源分离,从而提高混洗单元的执行效率。采用区分不同混洗粒度和元素索引等方法对混洗模式所对应的开关矩阵进行了压缩,我们的存储效率高于当前其他方案。该混洗单元具有可编程的特点,应用程序所需要的混洗模式可以提前由程序员编写并通过DMA等途径加载。对该混洗单元进行了VLSI实现及性能评测,结果显示此方案能够在给系统带来0.6%的额外面积开销基础上使应用程序的性能提升7.4%～17.4%。

摘要：设计了一种新颖的外部同步信号控制PWM/LDO双模系统,用来提高系统在轻载下的性能。介绍了整个系统的整体框架和功能,并对切换电路进行了详细的分析与设计。在此基础上,基于华润上华0.5μm CMOS工艺,使用Cadence对整体电路进行仿真验证。结果表明,系统输入电压Vin的范围为3.6~6 V,输出电压VO为3.3 V,PWM信号工作频率为1.2 MHz,PWM模式下纹波小于30 mV,LDO模式下最大负载电流为50 mA、纹波电压小于10μV,在20 mA^1.2 A负载范围内,系统效率保持在80%以上,PWM/LDO双模切换稳定时间小于60μs。

摘要：针对用于数字控制DC/DC变换器中模数转换器(ADC)的特点,提出了一种改进型的延迟环ADC。该ADC工作在低电源电压下,输入电压范围为0.8～1.42 V,5位二进制编码输出高电位为1.2 V,电压转换精度为20 mV/LSB,采样频率最高可达50 MHz。电路工作有两种控制方式可选,一是外加频率为50 MHz的脉冲信号,一是外接1.2 V的电源电压进入自循环状态。最后,在SMIC 0.13μm CMOS 1.2 V工艺下对电路进行了仿真和版图设计,仿真结果表明达到了预期的设计要求。