摘要：基于SMIC 65nm CMOS工艺,设计了一种10位10 MS/s逐次逼近型模数转换器(SAR ADC)。采用全差分的R-C组合式DAC网络结构进行设计,提高了共模噪声抑制能力和转换精度。与全电容结构相比,R-C组合式DAC网络结构有效减小了版图面积。DAC中各开关的导通采用对称的开关时序,使比较器差分输入的共模电平保持为固定值,降低了比较器的失调电压,提高了ADC的线性度。在2.5V模拟电源电压和1.2V数字电源电压下,使用Spectre进行仿真验证,测得DNL为0.5LSB,INL为0.8LSB;在输入信号频率为4.990 2 MHz,采样频率为10 MHz的条件下,测得电路的有效位数为9.63位,FOM为0.04pJ/conv。

摘要：为了减小基准源输出信号随温度变化的波动,设计了一种基于温度曲率补偿的带隙基准电压源电路结构,采用负反馈箝位技术,简化了电路结构,减小了噪声和失调误差;同时应用β倍增器电流源作为温度曲率补偿电路,有效降低了温度系数。仿真结果表明,在-20~105℃范围内,所设计的带隙基准电压源的温度系数仅为0.904 ppm/℃,低频时电源电压抑制比为46 dB。该电路结构可以有效地提高带隙基准电压源的温度性能。

摘要：为满足分布式入侵检测系统组件间的通信要求 ,文中设计了分布式入侵检测系统的通信模块。通信模块的设计参照IDWG提出的入侵检测信息交换格式和入侵检测交换协议 ,并借鉴了TCP/IP的思想 ,对传输的数据采用数据加密标准和公开密钥加密两种加密算法 ,提高系统通信的安全性。

摘要：入侵检测技术是继防火墙、数据加密等传统安全保护措施后新一代的安全保障技术,它能对计算机和网络资源的恶意使用行为进行识别和响应。在HTTP代理服务技术和入侵检测技术基础上,设计了基于代理的入侵检测系统原型PBIDS,将防火墙技术和入侵检测技术合二为一,克服了传统防火墙技术和入侵检测技术孤立应用的局限性,提供了集成化的访问控制、检测和响应功能。

摘要：CAE计算结果可视化技术是指对工程分析软件的计算结果数据进行轻量化处理后,对数据单元进行解析、重构,脱离软件环境并发布。文中阐述了CAE技术的相关概念,结合雷达结构协同设计技术,以HyperW orks数据为例,提出了数据解析、再造、赋值与显示的方法,开发了功能上涵盖支持Anasys、HyperW orks、Flotherm等主流工程分析软件计算结果的可视化模块,并成功集成到雷达结构协同设计平台中,实现了CAD/CAE协同中CAE计算结果可视化的实时发布。

摘要：针对FlexRay网络参数设计问题,定性分析了动态段长度等参数和消息ID分配对网络性能的影响,推导出动态段带宽利用率和消息最坏响应时间计算方法。以消息响应时间为约束,以最大带宽利用率和最小整体响应时间为设计目标,给出了FlexRay动态段长度和帧ID的优化设计模型及求解算法。以CANoe和DaVinci Network Designer为仿真平台进行实验,结果表明,该设计方法能够保证较高的动态段带宽利用率和较小的消息响应时间。

摘要：根据带隙基准电压源工作原理,设计了一种带2阶温度补偿的负反馈箝位CMOS基准电压源。不同于带放大电路的带隙基准电压源,该基准电压源不会受到失调的影响,采用的负反馈箝位技术使电路输出更稳定。加入了高阶补偿电路,改善了带隙基准电压源的温漂特性。电路输出阻抗的增大有效提高了电源抑制比。基于0.18μm CMOS工艺,采用Cadence Spectre软件对该电路进行了仿真,电源电压为2V,在-40℃110℃温度范围内温度系数为4.199×10^(-6)/℃,输出基准电压为1.308 V,低频下电源抑制比为78.66 dB,功耗为120μW,总输出噪声为0.12mV/(Hz)^(1/2)。

摘要：为了提高投影仪的成像品质,提出了一种以激光作为照明光源,对激光扩束、准直,并使用位相片调制相位,以X棱镜实现RGB光源的合束。为了解决激光散斑问题,提出了一种利用压电陶瓷结合位相片,将时间上连续的激光分成多束独立的激光脉冲,产生N个独立的散斑图像,对N个独立的激光散斑图案进行叠加,从而实现了对激光散斑的抑制,理论上实现了叠加后的散斑对比度可以降为原对比度的1/N^(1/2)。在20ms内,位相片实现了30幅独立的散斑图案的叠加,通过对散斑图案的采集和分析,单幅散斑图案的对比度为0.993,叠加后散斑对比度降至0.191;结果表明散斑图案的叠加使散斑对比度得到了抑制。为后续的激光投影光路设计提供了一个参考。

摘要：针对时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter,TIADC)的时钟失配设计了一种基于过零检测的后台校准算法.该算法通过比较通道间采样值过零的个数判断时钟误差的大小,再利用提取到的误差大小控制可变延时的延时大小对时钟误差进行校正.通过MATLAB建立8位五通道TIADC为模型对算法进行验证,当fin/fs=0.461时,仿真结果表明,经本算法校准后ENOB从5.16位提升到7.88位,SNR从32.8dB提高到了49.4dB,从而验证了该校准算法的正确性和有效性.此外,该校准算法对输入信号的频率没有严格的要求,且可以扩展到任意通道数.

摘要：基于TSMC 0.18μm CMOS工艺,采用两级级联的折叠内插结构,设计了一种8位1GS/s折叠内插A/D转换器。在预放大器阵列输出端引入失调平均网络,优化了预放大器阵列的输入对管尺寸,以补偿边界预放大器的增益衰减。在折叠电路中引入幅度补偿电路,以增加较小的电路功耗为代价改善了电路的带宽限制,提高了增益及输出线性范围。分析了内插平均电阻网路中的高倍内插误差,通过优化内插电阻值,实现了内插输出失调的减小,保证了系统良好的精度特性。仿真结果表明,在采样率为1GS/s、输入正弦波频率为465.82 MHz的条件下,该8位折叠内插A/D转换器的有效位数能够达到7.31位,功耗为290mW。