摘要：模拟信息转换器(analog-to-information converter,AIC)以低于Nyquist率的采样率成为下一代模拟数字转换器的核心技术。模拟信息转换器采用随机解调模块处理输入数据,系统存在典型的时变特性,从而导致理论模型与实际电路模型失配。针对该问题,以开关电容作为AIC的核心部件,利用线性周期时变(linear periodically time-variant,LPTV)理论将周期时变的AIC系统转换为线性时不变系统,推导其系统传输函数,从而建立了AIC理论模型的电路设计方法。实验证明,该电路设计方法使理论的系统传输函数与实际电路的系统传输函数很好的匹配,充分验证了该设计方案的有效性。重构结果表明该电路可以将采样速率降低到原有奈奎斯特率的25%,重构信号的信噪比最高可达39.7 dB。

摘要：正交匹配追踪(Orthogonal Matching Pursuit,OMP)算法是压缩感知系统中应用最广泛的重构算法之一.OMP算法中的最小二乘(Least Squares,LS)问题涉及到矩阵求逆运算,是计算复杂度最高的部分.本文提出了一种近似OMP算法,通过优化最小二乘问题提高重构速度,更利于硬件实现.设计了一种基于FPGA的近似OMP算法的硬件实现架构,主要包含计算模块、存储模块和控制模块3个部分,利用Xilinx公司的Vivado软件进行综合仿真实验.对比现有相似实现设计,本文设计的架构通过调用更多的DSP资源减少了slices资源的使用量,在208MHz频率下重构速度提升了1.25-1.72倍,同时具备一定的可扩展性.

摘要：深度神经网络(Deep Neural Network,DNN)中数据量巨大,且卷积层计算复杂度高,使得其难以在资源有限的嵌入式GPU上进行部署,因此需要对其进行并行加速设计.本文提出采用切比雪夫多项式对卷积核进行逼近,并将该优化方案应用在面向图像重构的DNN中以实现卷积操作的并行化处理,降低计算复杂度.然后为优化后的网络卷积层进行基于GPU的并行加速设计,最后将网络整体移植到NVIDIA AGX Xavier嵌入式开发板上来实现图像的重构推理过程.实验结果表明,并行加速后的网络重构推理的速度是原始网络的2.2倍.

摘要：残差网络(Residual Network,Res Net)因在图像分类、对象检测等领域中表现出优异的成绩而被广泛应用.但是由于Res Net模型结构的高度不规则和复杂度,使得其在移动终端的部署仍是一个具有挑战性的工作.本文设计一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的残差网络硬件加速器.首先,采用k-means聚类算法对网络参数进行量化,降低参数的存储需求.其次,通过流水线和并行计算策略实现各计算单元的加速计算,并通过残差计算单元的复用降低对计算资源的需求.所提出的加速器能够有效地在Zynq-ZCU102上实现Res Net,其系统时钟可达到300MHz,延时为26.47ms,DSP占用率为60.4%,LUTRAM占用率为4%.