摘要：电路系统的设计与优化常常需要参数与指标间简单、直接的模型,即电路的元模型。本文将Kriging插值和拉丁超立方抽样试验相结合构造了低功耗集成运算放大器的元模型。对于这种输出结果为确定值的电路仿真试验,与基于传统部分要因试验设计的多项式回归模型相比,Kriging模型具有更高的预测能力。

摘要：(利用部分要因试验设计与数据转换表征微电路工艺设备)。因为试验数据的尺度效应和测量的固有属性,试验数据常违反模型误差的正态和一致性假设。通过BOX-COX数据转换分析,确定热氧化工艺目标值的最优转换形式,针对转换后数据建立的回归模型满足上述假设。结果表明:数据转换的建模方法能满足方差分析的假设(违反度减轻),并且能更多发掘数据信息,氧化膜厚的模型拟合修正判定系数R2由93.54%增加到98.64%。所得模型用于优化工艺条件,在满足膜厚目标下,非均匀性由0.2%减小到0.08%。文中讨论的基于数据转换的建模方法可以用于半导体制造其他工艺。

摘要：为了使用较少的工艺试验建立更高精度的模型描述微电路工艺的复杂性与非线性,将神经网络技术与统计试验设计相结合代替传统的统计方法应用于微电路热氧化工艺设备的表征.通过试验设计安排15轮试验,然后基于广义回归神经网络建立了以氧化膜厚以及均匀性为目标值的热氧化工艺模型,最后利用信噪比函数对模型的拟合以及预测能力进行了验证与比较分析.结果表明,该方法建立的模型可用于工艺表征与控制.所讨论的方法可用于其他微电路工艺设备的表征.

摘要：在高可靠微电路模块设计中,封装结构通常采用产品灌封的方式,以满足产品抗冲击振动、恶劣环境、导热、绝缘等要求。剖析了某灌封模块样品的应力失效典型案例。采用仿真与试验验证相结合的方式进行验证,提出了灌封工艺方案与产品结构设计匹配性与适宜性的研究方法。该方法为后续灌封方案与产品结构匹配性提供了理论指导和技术支持。

摘要：介绍了4阶反馈型连续时间Sigma-Delta调制器从顶层到底层的详细设计过程。采用数字置乱技术,降低失配对输出杂散的影响,使失配产生的谐波被转换为噪声,并被移出通带外。将谐振腔内嵌于调制器环路中,以改善带内信噪比。采用三级前馈型放大器,调制器具备更高的能效。该调制器基于65 nm CMOS工艺设计并流片。测试结果表明,在时钟频率为614.4 MHz、信号带宽为10 MHz时,调制器的SNDR为70.1 dB,动态范围达70 dB。功耗为77 mW。该调制器芯片的内核面积为4.50 mm^2。

摘要：设计了厚膜电阻的高温贮存试验,以评估厚膜电阻的可靠性。基于阻值的退化数据,采用线性退化模型描述厚膜电阻的退化过程,结果表明,厚膜电阻伪寿命分布满足对数正态分布规律。结合Arrhenius模型推算得出,厚膜电阻在室温下的寿命约为17.8年。分析了厚膜电阻的失效机理,完成了厚膜电阻在温度应力下的可靠性评估。

摘要：研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机。该电路由并串转换模块、去加重控制模块和驱动模块组成。驱动模块采用电流模逻辑异或门结构,动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配。首次提出在并串转换模块中加入差分编码电路的解决方案,以保证原码输出,从而使数据在发射机内完成差分编解码的过程。后仿真结果表明,发射机数据传输速度达到12.5 Gbit/s。此时发射机整体功耗为39 mW,输出总抖动为0.05 UI,远小于JESD204B标准所要求的0.3 UI。

摘要：提出了一种应用于连续时间Σ-ΔADC的多模数字抽取滤波器。通过采用不同类型滤波器级联结构,合理分配不同级间下采样因子,有效降低了电路复杂度、面积和功耗。通过级间滤波器相互配合,实现了该滤波器的多带宽、多模式功能。基于65 nm CMOS工艺进行后端设计,仿真结果表明,该多模抽取滤波器的工作带宽为20~50 MHz,当工作带宽为20 MHz和50 MHz时,有效位数分别为10.64位和10.48位。

摘要：设计了一种用于降压型DC-DC开关电源转换器的锯齿波振荡器。利用电压前馈方法和固定充放电时间方法,实现了锯齿波幅度随电源电压线性变化且频率固定的锯齿波振荡器,抑制了电源电压突变时的输出电压过冲。基于0.18μm BCD工艺进行设计和仿真。仿真结果表明,该锯齿波振荡器产生的锯齿波频率为2.73MHz。在2.7～5.5V电源电压、-55℃～125℃温度范围内,频率偏移在±6%以内。振荡幅度在0.576～1.470V范围内随电源电压线性变化。

摘要：硅转接板是3D IC中实现高密度集成的关键模块,获取其技术参数对微系统的设计至关重要。以实际研制的一种2.5D硅转接板为研究对象,对大马士革铜布线(Cu-RDL)、硅通孔(TSV)关键电参数的测试结构与测试方法进行了研究,并对TSV电参数测试结构的寄生电容进行了分析。研究结果表明,研制的2.5D硅转接板中10μm×80μm TSV的单孔电阻为26 mΩ,1.7μm厚度的Cu-RDL的方块电阻为9.4 mΩ/,测试结果与理论计算值相吻合。本研究工作为2.5D/3D集成工艺的研发和建模提供了基础技术支撑。