摘要：本文介绍了一种新的硬件设计方法——结构化ASIC技术及其代表性的设计流程,对标准单元ASIC技术、FPGA技术与结构化ASIC技术进行了比较,最后给出了结构化ASIC的应用框图。

摘要：近几年来,SoC技术已经得到了迅速的发展,随之而来的是SoC设计的验证也变得更加复杂,花费的时间和人力成倍增加。一个SoC芯片的验证可能会用到多种验证技术,常用的SoC的验证技术包括SoC的模拟仿真技术、静态时序分析技术、SoC的FPGA验证技术、SoC的形式验证技术以及SoC的软硬件协同验证技术等。本文讨论了这几种验证技术的特点以及在SoC设计中的作用。

摘要：本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘。整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns.

摘要：分析了一种16位高速DSP中增强型同步串口的帧格式及其接口和功能;详细讨论了同步串口的系统级和行为级的设计过程。利用Verilog,设计出同步串口的电路;并通过计算机仿真和实验,证明了设计的正确性。

摘要：文章主要介绍一个通用异步接收器∕发送器(UART)核的设计。按串行通信协议进行设计,具有模块化、兼容性和可配置性,适合于SoC(System-on-a-Chip)应用。仿真结果表明该核满足收发要求,功能正确;在RTL级充分考虑了资源共享,实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。

摘要：由于科学技术的快速提高,单一芯片中所包含的晶体管的数目越来越多,相对造成了芯片可测试度的降低,以及测试成本的增加。传统的基于扫描的测试方法中,常会有测试时间太长的缺点。本文采用了向量压缩,并用Test-Per-Clock的方式来处理待测电路,减少了测试时间,不影响故障覆盖率。

摘要：文章阐述了高级的实时处理器结构,并且讨论了嵌入式实时控制SoC的设计方法,该设计方法支持高速实时控制,在单芯片上集成了全部的数字器件,将外围逻辑减少到最低限度。模拟控制系统的软件库能自动进行系统设计,将控制命令转换成处理器能执行的指令集。

摘要：采用常规P阱CMOS工艺,实现了与CMOS工艺兼容的高压PMOS器件。制作的器件,其击穿电压为55 V,阈值电压0.92 V,驱动电流25 mA。对所设计的CMOS兼容高压PMOS器件的制造工艺、器件结构和测试等方面进行了阐述。该器件已成功应用于VFD平板显示系列电路。

摘要：热阻网络是在扩展传统内热阻定义的基础上,将计算机模拟的全模型采用优化方法简化而得到的。该方法继承了全模型可预测在各种工作环境下的芯片结温的优点。在分析半导体器件内热阻的基础上,提出了一种新的独立于边界条件的热阻网络模型,并运用表面响应法,建立VCM(Valid Chip Model)的热阻网络模型。通过验证,该模型具有很高的精确度,适用于复杂的系统级热设计。

摘要：由于中子管内离子源电流滞后于储存器电流,导致离子源电流的调节速度和稳定性不够高,进而影响中子产额的稳定性。本文在分析大量实验数据的基础上,建立了中子管离子源的数学模型,设计出相应的PID控制算法。经测试表明:所构建的离子源模型与实际离子源工作情况符合较好,改进的控制算法能减少稳定离子源电流所需时间,提高中子产额的稳定性。