摘要：为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了93%,所需ROM空间减小了95%.整个芯片采用SMIC 0.18μm CMOS工艺设计,总功耗为210 mW,芯片面积为3.3 mm×3.7 mm.

摘要：为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5 mW,在满幅度阶跃输入的情况下,输出建立时间小于3 ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换.

摘要：提出了一种新颖的16bit脉宽调制(PWM)平均分割调光算法,其映射电路满足LED光亮度在0～100%间精细调光。该算法将整个PWM周期均分为多个小的灰度周期,同时对灰度数据权值位进行分割处理,以克服高权值位对灰度均匀性的影响,提高了灰阶亮度的视觉刷新率,且有效消除低亮度时的闪烁问题。采用HSIM对整体电路进行了仿真验证,结果表明,PWM输出波形具有良好的均匀性。基于TSMC0.6μm BCD工艺实现的调光电路有效芯片面积小于0.3mm2,对采用本设计的一款RGBLED驱动芯片进行流片、测试,验证了该调光电路能够正常工作。

摘要：准确可靠的系统建模和仿真可对多带OFDM(MB-OFDM)超宽带(UWB)无线通信系统中射频接收机的设计提供有效的指导。分析了MB-OFDMUWB系统对射频接收机的要求,在此基础上计算确定了射频接收机的噪声系数、线性度、接收机增益范围等总体指标。射频接收机采用低成本、低功耗的零中频结构。在AgilentADS仿真环境下建立了射频接收机的模型,并通过计算和仿真确定了各子模块电路的技术指标。建立了整个MB-OFDMUWB通信系统的仿真平台,用数模混合仿真的方法验证了射频接收机模型的正确性。这对指导射频接收机芯片的设计有重要的意义。

摘要：氢氟酸(HF)刻蚀SiO2牺牲层受多种因素影响,其中刻蚀液的温度、组分、浓度、被刻蚀结构的形式及结构内部的残余应力等是最主要的。样品设计了多种测试结构,深入研究这些因素对刻蚀速率及结果的影响,并进行了详细的讨论与分析。通过实验可观察到刻蚀过程中的反应限制阶段与扩散限制阶段,说明经长时间的刻蚀,HF的扩散效应将成为影响刻蚀速率的主导因素。对于实验过程中观察到的"凸"状的刻蚀前端和"晕纹"现象,分析认为结构中的应力梯度及材料间不同的亲水性质是产生这些现象的主要原因。

摘要：提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8 V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.

摘要：To prevent sub-harmonic oscillation and improve the stability and load capacity of the system,a piecewise linear slope compensation circuit is designed. Compared with the traditional design, this circuit provides a compensation signal whose slope varies from different duty cycles at - 40-85℃ ,and reduces the negative effect of slope compensation on the system＇s load capacity and transient response. A current mode PWM Boost DC-DC converter employing this slope compensation circuit is implemented in a UMC 0.6μm-BCD process. The results indicate that the circuit works well and effectively,and the load capacity is increased by 20%. The chip area of the piecewise linear slope compensation circuit is 0.01mm^2 ,which consumes only 8μA quiescent current,and the efficiency ranges up to 93%.

摘要：设计了多种测试结构,采用在线实时观测的手段,深入研究了氢氟酸(HF)刻蚀二氧化硅牺牲层中,多种因素对刻蚀过程产生的影响,并对实验结果进行了详细分析.实验中可以明显观察到刻蚀过程中的反应限制阶段与扩散限制阶段,说明经过长时间的刻蚀,HF酸的扩散效应将成为影响刻蚀速率的主导因素.对于实验过程中观察到的"凹"状的刻蚀前端和"晕纹"现象,分析认为结构中的应力梯度以及材料间不同的亲水性质是产生这些现象的主要原因.实验方法与结论对MEMS牺牲层释放工艺的研究具有一定的参考意义.

摘要：分析了超深亚微米工艺参数波动对电路的影响;采用“放大”的思路设计了简单的用于测量超深亚微米工艺门延迟、动态功耗、静态功耗及其波动的电路,并提出了一种用于测量门延迟波动特性曲线的新型电路,该电路采用较短的反相器链可以得到超深亚微米工艺下门延迟波动特性曲线.电路在90nmCMOS工艺下进行了流片制作,得到了90nmCMOS工艺下的单位门延迟波动特性曲线.测得延迟的波动范围为78.6%,动态功耗的波动范围为94.0%,漏电流功耗的波动范围为19.5倍,其中以漏电流功耗的波动性最为严重.

摘要：设计了一种输出频率稳定,调频范围宽,且可外同步应用的弛张振荡器电路。针对传统弛张振荡器线性控制能力和频率抖动间的矛盾,对二者合理折中,通过对幅值控制电路电平检测速度的调整,在实现较高控制线性度的同时,抑制了频率失真。给出了整体设计电路和外同步原理。HSPICE仿真结果显示,振荡器输出频率稳定,且有较宽的外同步频率范围。