摘要：提出了应用组合方法进行安全协议的规范化设计,给出了协议中基件与组件的定义,分析了组件的安全属性,及基于组件设计能实现相应安全目标的单步协议;定义了组合规则,确保不同的单步协议能够组合成为一个复合协议,同时各个单步协议还能实现各自的安全目标。至此,根据具体的应用背景选择合适的单步协议,按照组合规则组合后,便可得到满足需求的安全协议。该方法可将一个复杂协议分解为若干基于组件的简单单步协议,使得协议的设计与分析都易于实现。

摘要：针对目前安全协议的设计方法存在方法抽象、适用范围小及复杂的特点,提出了一种新的安全协议设计方法。先给出协议中基件与组件的定义,分析组件的安全属性并基于组件设计能实现相应安全目标的单步协议;定义组合规则,确保不同的单步协议能够组合成为一个复合协议,同时各个单步协议还能实现各自的安全目标。至此,根据具体的应用背景选择合适的单步协议按照组合规则组合后便可得到满足需求的安全协议。该组合方法可将一个复杂协议分解为若干简单的单步协议,使得协议的设计与分析都易于实现。

摘要：组合公钥密码(CPK)体制无需证书来保证公钥的真实性,克服了用户私钥完全由密钥管理中心生成的问题。基于CPK设计了一个常数轮的组群密钥交换协议,该协议在CDH假设下可证安全并具有完美的前向安全性,只需两轮通信即可协商一个组群会话密钥,在通信和计算方面都很高效;并且高效地支持组群成员动态加入/离开,尤其对于多成员加入/离开的情况,只需额外的少量通信和计算即可更新组群密钥,确保了前向保密性和后向保密性。此外,本协议提供了强安全性保证,它能保持密钥的秘密性,除非某一方的临时私钥和长期私钥同时被泄露。最后,该协议提供了一个设计常数轮强安全组群密钥交换协议的方法,大部分的秘密共享体制均可直接应用于该协议。

摘要：系统研究了带有并行分支的级连网格空时码,提出通过减少网格空时码状态数,来降低串行级连空时编码系统编译码复杂度的方案.给出级连空时码的设计方法,包括带有并行分支的网格空时码的设计以及对应外码的和交织器的选择.利用联合界的概念,分析其在准静态衰落信道下的性能.仿真显示,带有并行分支的级连网格空时码,不仅可有效地降低系统编译码复杂度,同时还具有较好的抗衰落性能.

摘要：深入研究了基于正则度序列的低密度纠删码,通过对正则度序列的详细分析,提出了正则低密度纠删码可接受最大损失的一个结论.利用这一结论对(3,6)和(d,nd) 正则度分布给出了两阈值δ (3,6)与δ (d,nd)的关系(d≥3,n≥2).同时从理论上证明了基于(d,2d) 正则度序列的低密度纠删码都不是渐近最优码(d≥3),而且给出了这一结论的直观性解释和仿真结果.这些分析有助于低密度纠删码度序列的设计.

摘要：代理重签名方案大多是基于大数分解和离散对数难题设计的,而量子计算机能在多项式时间内求解这些难题,从而给方案造成安全隐患。为此,利用多变量公钥密码体制可以抵抗量子攻击的特性,设计一个新的代理重签名方案。理论分析结果表明,该方案满足内部安全性和外部安全性,且运算效率高。

摘要：文章基于弹性以太环技术,研究了一种新的环路传输控制帧结构,并阐述了帧的功能设计;通过在网络仿真工具OP-NET上搭建模型,验证了设计帧的传输有效性,并与现有的环形交换技术在网络吞吐性能方面进行了比较,仿真显示弹性以太环网技术具有较明显的优势,为进一步完善此环路技术提供了仿真依据。

摘要：为了减少低密度校验码译码的平均迭代次数,通过深入分析迭代译码中码字所满足的校验约束个数的变化规律,设计了低密度校验码交替方向乘子法惩罚译码的一种早停止方法.该方法能够在译码的早期阶段检测出错误码字而停止译码,从而节省了不必要的译码迭代.与现有交替方向乘子法惩罚译码的两种停止方法相比较,所提出的早停止方法在低信噪比区域降低了交替方向乘子法惩罚译码的平均迭代次数,而且其译码性能几乎没有损失.

摘要：针对模拟锁相环抗干扰能力差、可靠性不高,生产成本过高的弱点,采用Verilog编程语言,通过Quartus ii软件仿真,设计了一款基于FPGA的全数字锁相环。该锁相环能对输入数字信号进行快速地位同步时钟提取,并已经应用于以Altera公司生产的Cyclone iii系列FPGA芯片[1]为核心的软件无线电硬件平台的时钟同步提取当中。

摘要：CPK组合公钥密码体制无需证书来保证公钥的真实性，克服了用户私钥完全由密钥管理中心生成的问题。丈中基于CPK设计了一个高效常数轮的组群密钥交挟协议，并且协议在CDH假设下可证安全和具有完美的前向安全性。该协议只需两轮通信即可协商一个组群会话密钥，无论在通信以及计算方面均很高效。此外该协议提供了一个设计组群密钥交换协议的方法，大部分的秘密共享体制均可直接应用于该协议。