摘要：结合DIFR现有的工程实现技术,研究其优化设计技术.对3种典型的RFAF(射频模拟前端)电路做了对比分析和仿真,讨论了适用于大动态宽带DIFR的RFAF电路结构及性能特点,给出了一种新的数字RFAGC控制电路.以一个带宽为10MHz,动态范围为-100～-10dB,采样频率为80MHz的DIFR设计为例,研究了RF模拟前端各部分的指标分配与整机性能指标设计,导出了RFAF的增益、噪声系数与DIFR的动态范围和RFAGC的增益控制代码之间的关系,并给出了仿真结果.

摘要：设计了一种以旋翼为基础适应城区室内侦察的陆空两栖机器人,对陆空两栖机器人控制方案进行了分析,并建立了机器人飞行系统动力学模型.运用以李雅普诺夫稳定性理论为基础的逐步后推控制设计方法,对陆空两栖机器人飞行系统各个通道的控制律进行了设计.在Matlab软件环境中进行了仿真,得到飞行系统各通道响应曲线,表明飞行系统能够完成预定动作,证明了控制率的有效性.

摘要：为了兼顾火工品发火可靠性和安全性,提出了一种基于可靠性指标变换的可靠性设计方法.该方法根据设定的生产方和使用方风险,把可靠性评定指标转换为可靠性设计指标,并结合机械能激发火工品感度分布模型,确定50%发火点x0.5.与实际产品的比较表明,该发火点能同时兼顾可靠发火和安全的技术指标.通过该方法在某针刺雷管可靠性设计中的应用,验证了其可行性.

摘要：论述1553B总线信息流设计在车辆电子综合系统中的应用,分析了1553B总线的原理和信息传输机制,提出信息流设计系统的功能、设计原则、数据结构和算法.系统初步使用结果表明,1553B总线信息流设计在总线消息传播、流量控制、差错控制和网络管理等方面具有良好的控制作用,提高了通信质量.

摘要：针对捷联制导系统的自身特点,设计出用于估计导弹和目标在弹体坐标系中相对运动状态的卡尔曼滤波器,使滤波与制导在同一个坐标系即弹体坐标系内进行,避免了信息在弹体坐标系和惯性坐标系之间的多次转换,从而减少了信息损失.仿真结果表明,该方法能够满足捷联制导系统的要求.

摘要：建立了某天线索网结构的计算模型,提出了其预拉力优化配置的一种新方法.该方法结合索网结构的对称特性以及在水平投影面内网面内部网格均为正三角形的结构特点,从前索网面在水平面内的力平衡方程出发,以网面内部索段的最大拉力比最小为设计目标,将索网结构预拉力优化配置问题转化为受不等式约束的两变量优化问题,求得了前索网面中各索段在投影面内的预拉力分量;以此为基础,得到了索网结构中各索段的预拉力值.以预拉力优化结果为输入条件,进行了索网结构的有限元仿真分析,结果表明,索网结构的网面设计精度达到了纳米量级,网面内部索段的最大拉力比为1.40,验证了该方法的正确性及有效性.

摘要：测试设备选择是装备系统测试性设计与分析中的重要环节。通过对测试设备选择过程中影响因素的复杂性和模糊性进行深入分析,建立评价指标集,利用层次分析法(AHP)确定各指标的组合权重;利用模糊综合评判(FCA)方法建立模糊评判模型,计算备选测试设备的综合评判值并做出决策。案例表明,该方法通过将层次分析法和模糊综合评判方法相结合,可以对定性指标和定量指标进行有效的综合权衡分析,为测试设备选择提供合理依据。

摘要：为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计.采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中槡3采用的缩放因子为223.与槡3的乘法操作采用有限个定点加法器来实现.通过理论分析,该方法减少了加法器的个数,同时减少了寄存器的数量.通过对比得出,本文采用的方法在原有的基础上减少了1个加法器和2个48位寄存器.此外,基-3蝶形单元采用降低乘法操作数目的实现形式,使得与实数相乘的乘法数目由原来的4个降为2个.实验结果表明,本文采用的方法节省了基-3蝶形单元实现所需的硬件资源,为降低基-3FFT实现的资源消耗打下了基础.

摘要：针对实现片上雷达的关键技术———基于标准片内总线的IP设计与复用,研究并设计实现了符合AM-BA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1 024点和256点数字脉冲压缩,脉压结果以块浮点格式或32 bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.

摘要：研究JPEG2000标准中自适应算术编码器的硬件实现问题,提出一种适合ASIC实现的并行结构,并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述;并以XILINXXC2V8000-5FF1152为基础,在ISE5.2下完成综合及后仿真.在整个JPEG2000设计中,最高工作时钟66MHz,自适应算术编码器处理速度可达到0.25bit/cycle.