摘要：为自动获取平均测试费用最少,且能快速实现系统故障检测与隔离的最优测试序列,提出了一种准多步前向搜索算法。该算法结合了一步前向搜索和多步前向搜索的基本特点,并以信息增益为启发策略,获得了计算精度和复杂度的权衡。基于该算法,开发了一个测试序列优化工具,通过对大量实例的计算,证明该工具可以在实用中取得满意结果,且该工具可以用作自动测试设备和便携式维修辅助软件的核心诊断推理机。

摘要：介绍了一种新型凸轮转子叶片马达的结构特点及工作原理.通过平行平板间隙流动模型及平行圆盘缝隙径向流动模型建立了该马达的泄漏数学模型,从而得出马达液膜厚度与容积效率间的关系.通过绝对黏度模型分析计算了凸轮与隔板及定子两关键摩擦副之间的摩擦力矩,从而得出马达液膜厚度与机械效率之间的关系.基于某三轴无磁仿真转台的凸轮转子叶片马达实例分析,综合考虑马达的容积效率和机械效率得出了使马达总效率最高的最优液膜厚度.研究结果为该类叶片马达的关键摩擦副之间液膜厚度优化设计提供了理论依据,从而可对马达设计及加工过程中凸轮转子、定子及隔板等关键零件提出相应的尺寸精度、几何精度及表面粗糙度等要求.

摘要：为获得小型化、高性能的滤波器,在分析传输零点对滤波器选择性影响的基础上,提出了一种阶数最小、边带选择性最大的广义Chebyshev滤波器设计方法.通过利用传输零点与带外等波纹峰值频率的关系,实现了广义Chebyshev函数传输零点的精确设计.以矩形三腔滤波器的优化为例,在满足设计指标的基础上,实现了该滤波器最大选择性的设计,实测传输零点为850.200 MHz,带外等波纹峰值频率为824 MHz,与传统设计相比,缩短了过渡带,提高了滤波器的选择性.实例结果表明,该设计方法能有效改善滤波器的性能.

摘要：针对当前现场可编程门阵列(field programmable gate array,FPGA)领域,电子设计自动化(electronic design automation,EDA)工具集成度不够高、不具备用户自主设计FPGA芯片的功能等问题,设计并实现一套完整的FPGA多层次集成设计系统(versatile design system,VDS).该系统包括高度集成的设计开发环境和FPGA芯片级到系统级的设计与验证工具,为设计、应用和验证自主研发的FPGA芯片提供了一个有效平台.VDS的显著特点在于提供了全自动芯片生成功能,使用户能根据自身需要灵活控制芯片的规模和功能,快速开发一系列的适应不同应用的FPGA.借助VDS成功设计出两款FPGA芯片,通过对FPGA进行电路设计以及对芯片和应用进行仿真与验证,证明了VDS的有效可行.

摘要：介绍了激光驾束制导仪的基本原理,设计了采用CO2激光器作为辐射源的10.6μm激光驾束制导仪激光编码调制器。利用频率编码调制技术,提出系统参数能满足该制导仪的编码方式和光学调制码盘。根据制导控制要求,通过计算偏离中心的数学模型,给出了合理的编码频率。由频率和调制码盘的尺寸,得出了每个部分的光栅数量和宽度,以满足高速飞行器激光驾束制导的应用需要。激光编码调制器的各参数设计合理并满足制导仪的精度要求。经过室内外大量的实验证明:该设计的系统性能可靠、灵敏。

摘要：采用帧转移型面阵CCD FT18作为传感器件,设计了一种高帧频大面阵CCD驱动电路。这种高速驱动电路能够保证在跟踪视频不变的情况下增加成像系统的视场角,满足了大视场搜索目标的要求。在介绍面阵CCD FT18的结构和特点的基础上,完成了FT18的时序电路和功率驱动电路的设计,并采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比。对系统进行了辐射定标,定标实验数据表明,当CCD积分时间为0.32 ms时,CCD响应度为线性,验证了驱动电路工作正常。整个系统采用现场可编程门阵列(FPGA)作为核心控制器件,完成自上而下的模块化设计,实现了硬件设计的软件化,提高了开发效率。

摘要：行波管中注波互作用的特点是电子的速度调制、群聚及其与高频场的能量转换等过程沿整个慢波结构连续且同时进行,这是行波管可以在很宽频带内得到大输出功率的原因。在研究冷腔特性的基础上,使用三维PIC粒子模拟软件定量分析了耦合腔行波管的大信号注波互作用过程,完成了X波段连续波行波管的设计。设计参数:工作频率7.1–8.5GHz,带宽18%,最大输出功率3kW。

摘要：借鉴已有的两种引信算法的优点,提出了一种更为灵活、应用更为广泛的自适应钻地引信算法。该算法中将“侵彻深度计算”和“复杂介质识别”相结合来控制炸点。通过以微机电系统研制的高g微阵列式加速度计作为引信关键部件,并借助可编程逻辑器件技术,给出了微系统下引信系统硬件实现方案。该方案适合复杂的作战环境,满足实时性要求。

摘要：针对伪固定频率自适应导通时间控制器频率特性差与输出纹波大的问题,提出了一种新颖的内部补偿改进方案。一方面通过在内部导通时钟电路中加入校正补偿方案,提高了系统开关频率的稳定性;另一方面在每次高端功率管导通时,在基准上开始叠加与开关周期呈正比的斜坡补偿信号,并在同步续流管关断时,使叠加信号复位,降低了输出反馈端对纹波的要求。该设计方案已在一款基于0.5μm BCD工艺的单片DC-DC控制器芯片中得到验证,测试结果显示,系统工作频率稳定在400kHz,随输入输出电压变化小于5%。负载电流从0～6A的突变中,输出电压的上升与下降沿的跳变小于70mV,且稳定后的纹波小于20mV。

摘要：为抑制谐波对公共电网的污染、提高电能利用率,针对中小功率电器功率因数校正的需要,设计了一种基于Boost型拓扑结构的有源功率因数校正控制芯片.该芯片采用临界导通模式控制,加入总谐波失真优化电路,解决了输入电流过零处的交越失真问题.设计了带双模式过压检测的电压反馈电路,实现了对整个系统的快速瞬态响应和异常保护.整个电路采用CSMC 0.5μm BCD工艺设计,芯片面积仅1.36 mm2.基于该芯片,设计了80 W功率因数校正电路.测试结果表明:在220 V交流输入、满负载条件下,电流THD(总谐波失真)为3.1%,功率因数达0.997,效率为96.8%,表明该芯片很好地实现了功率因数校正功能.