摘要：面向滑动窗口应用，提出一种设计空间探索算法，通过判断芯片面积、存储带宽和存储资源3种片上资源约束的上限，实现充分利用片上资源．实验结果表明，该算法可以将存储资源利用率提高85％以上；同时，与相关工作相比，文中的阵列分块方法可以将访存次数降低2％～20％．

摘要：提出一种基于子块的存储优化算法,可用于解决现有JPEG2000位平面编码器中存在的访问编码块存储器模式失配问题.采用将编码块划分成4×4的子块独立进行编码的策略,将访问同一小波系数的时间间隔从3N2Δt减少至48Δt,同时将访问编码块存储器的次数从(3K-2)N2降低至N2/W.该算法不仅兼容现有各种加速技术,而且增加了子块并行的机会.基于FPGA平台实现了一种子块并行合并样本并行的位平面编码器结构,能够将编码时间复杂度从O(N2)降低至O(N),同时节省状态信息存储39%以上.实验结果表明,与目前最快的三层并行结构相比,文中设计的加速比达到了1.3.

摘要：介绍了一个称为环网维度气泡流控(TDBFC)的新型流控策略和称为环网维度气泡路由(TAD-BR)算法的新型自适应路由算法.在Bubble流控和DBFC流控的基础上设计了适合于环网的维度气泡流控.在环网中,如果采用TDBFC流控策略,设计的TADBR自适应路由算法可实现无死锁的最短距离的路由.对于以上结论,提供了详细的证明.最后,介绍了自行设计的模拟工具RingNetSim,该模拟器实现了TDBFC流控策略和TADBR算法.在RingNetSim上分析了TADBR算法的性能,结果显示环网维度气泡路由算法拥有较好的性能.

摘要：文中提出一种高效的软硬件协同事务内存系统HybridTCache.在通常情况下,事务完全由硬件执行,当事务大小超出了硬件限制时,操作系统将协同硬件执行.HybridTCache提出了一种新的专用事务Cache,称为TCache,缓存事务执行过程中的临时数据,由操作系统协同管理TCache溢出.文中给出了基于GEMS模拟器的HybridTCache原型系统.系统的评测显示HybridTCache比传统系统在性能、可扩展性、设计复杂度方面有较好的改进.

摘要：提出了一种新的面向科学计算的构件技术——基于模糊聚类分析的构件并行技术,旨在提高构件间的并行度和数据局部性,避免通信瓶颈.该技术分为两个阶段:域划分和子构件组合.其中域划分利用了编译时的数据依赖分析技术.然后考虑访问步长的影响,利用不定方程,提出了区间重叠度的概念.基于此利用所设计的基于区间重叠度的模糊聚类算法实现子构件分类组合,并给出了算法的形式化描述.实验结果表明,通过该算法的编译时优化,构件程序能够获得良好的数据局部性、适中的粒度以及高度的并行性,算法具有很好的可扩展性.

摘要：流应用的特点以及传统处理器在处理流应用上的不足,使得支持数据并行的流处理器的设计成为当前体系结构研究领域的一个热点.文中针对Imagine流处理器体系结构的特点,提出了流分割和流压缩两种流的优化组织方法.模拟结果表明,流分割和流压缩使得流应用程序能充分利用Imagine的并行结构、流水结构和多级带宽存储结构,从而减少流程序的执行时间.

摘要：对数变换器是对数乘法器的重要组成部分,它们以精度换取更快的速度.设计并实现了一种基于FPGA的32位二进制对数变换器,主要由先导"1"检测电路、移位逻辑和误差校正电路组成,通过有效的误差校正算法提高了计算精度;给出了一种新的4位、16位和32位的基于FPGA的并行先导"1"检测电路PLOD,在保持低延时的同时,减小了先导"1"检测电路的功耗和面积;改进了现有的6-域校正算法,在提高精度的同时保持了硬件电路的规整性,降低了系统复杂度及面积和功耗开销;分两站流水实现校正操作,提高了系统的吞吐率;改进后的校正电路将对数操作的最大误差由30%降低到20%,区域1的平均误差大幅度降低.

摘要：在流编程模型下建立了一个新的存储一致性模型——流一致性模型,它比传统的释放一致性模型更加松弛。讨论了流一致性模型对程序设计和系统设计的要求,给出了一个正确的系统实现,并且指出流一致性模型的编程和实现并不比现有的一致性模型复杂。

摘要：FPGA为加速计算密集型应用提供了一个灵活高效的平台.然而,由于片上资源有限,在一些情况下,需要将大规模应用中包括的多个循环程序分别映射到FPGA上执行,当一个循环程序执行完毕后,需要重新配置FPGA以执行下一个循环程序,FPGA重构过程在整个程序执行过程中占用了较多时间.文中设计了一个参数化流水线模板,并提出了相应的指令分配调度策略,实现了自动将多循环程序顺序映射到目标FPGA片上系统,同时在程序切换时,不需要进行FPGA重构.实验结果表明,对每个循环程序,文中设计的流水线模板能达到与专用硬件结构相当的执行节拍,同时节约了程序切换时的重构时间.

摘要：为了对垂直于图像平面[-90°,90°]和图像平面内360°范围的人脸姿态进行快速准确的检测分类,提出一种精确分类的视角无关人脸检测方法和可重构硬件体系结构.设计了由多个检测节点组成的树形检测器框架,并将多个姿态区间的分类问题采用向量式共享输出空间的方式统一起来,提出一种两段式Boosting方法对检测节点进行训练;挖掘了检测过程的时间空间并行性,进而设计了一种高度并行的可重构硬件体系结构模板,通过对体系结构模板进行动态配置,实现了硬件代价、检测精度和速度的平衡.实验结果表明,与已有方法相比,文中方法具有较高的精度与速度;对于160×120～800×600分辨率范围内的图像,该方法在FPGA上的硬件实现与在PC上的软件实现的执行时间加速比为14.68～20.86.