摘要：为了兼顾模拟集成电路设计优化的求解精度和计算效率,提出一种基于正项式模型修正技术的几何规划优化方法.首先将模拟集成电路的设计目标与约束简化为正项式模型,然后在采用几何规划方法迭代优化的过程中利用晶体管级SPICE仿真不断修正这一正项式模型.实例表明,与传统基于公式的优化方法和基于仿真的优化方法相比,该方法能够在尽量保证计算效率和全局最优解的前提下使优化精度满足晶体管级SPICE仿真的要求.

摘要：电压信号的非线性问题和多输入跳变现象给时序分析带来了严重挑战.为更好地解决此问题,文中设计电路对门单元输入端和内部节点间的密勒电容进行了验证,从器件结构上分析了其来源,并通过引入该电容改进了已有多输入跳变电流源模型,以获得更高的模型精度;同时将二输入门单元模型扩展到多输入门单元,并详述了建模方法.多种门单元上的数值实验结果表明,与已有模型相比,在可接受的时间开销内,文中模型能够显著地提高门单元时延和输出波形的仿真精度.

摘要：为了进一步提高现有互连电路模型降阶方法的精度和效率,提出一种基于时域梯形法差分的互连线模型降阶方法.首先将互连电路的时域方程用梯形法差分离散后获得一种关于状态变量的递推关系,形成了一个非齐次Krylov子空间;然后利用非齐次Arnoldi算法求得非齐次Krylov子空间的正交基,再通过正交基对原始系统进行投影得到降阶系统.该算法可以保证时域差分后降阶系统和原始系统的状态变量在离散时间点的匹配,保证时域降阶精度,同时也保证了降阶过程的数值稳定性及降阶系统的无源性.与现有的时域模型降阶方法相比,文中算法可降低计算复杂度;与频域降阶方法相比,由于避免了时频域转换误差,其在时域具有更高的精度.

摘要：为了提高随机工艺偏差下门延时建模的计算精度和效率,提出一种基于扩展Gauss积分理论及嵌套式稀疏网格技术的随机配置门延时建模方法.首先采用参数空间中具有指数收敛特性的随机正交多项式对随机门延时进行逼近;然后针对现有的基于传统Gauss积分理论的稀疏网格随机配置法所用的配置点不具有嵌套特性的问题,利用单变量扩展Gauss积分理论及稀疏网格技术构造了一组嵌套式多变量Gauss积分点,将其作为随机门延时建模的配置点.这组配置点既具有Gauss积分点的高精度,又满足嵌套性质,且在低阶积分配置点上已经得到的门延时可以在高阶积分时重复使用.与现有的基于非嵌套式配置点的随机配置法相比,该方法的计算精度和效率可以得到很大的提升,数值实验结果也验证了该方法在计算精度和效率上的优势.