摘要：针对传统ROM(Read-Only Memory)存储密度低、功耗高的问题,该文提出一种采用二极管单元并通过接触孔编程来存储数据的掩模ROM。二极管阵列采用双沟槽隔离工艺和无间隙接触孔连接方式实现了极高的存储密度。基于此设计了一款容量为2 Mb的掩模ROM,包含8个256 kb的子阵列。二极管阵列采用40 nm设计规则,外围逻辑电路采用2.5 V CMOS工艺完成设计。二极管单元的有效面积仅为0.017μm^2,存储密度高达0.0268mm^2/Mb。测试结果显示二极管单元具备良好的单元特性,在2.5 V电压下2 Mb ROM的比特良率达到了99.8%。

摘要：分析了传统升压式DC-DC转换器在全负载范围内实现高电源转换效率的局限性,在此基础上,提出了一种轻载检测和自适应变频机制.该技术无需额外的芯片管脚和器件,即能使转换器在电感电流断续模式下精确检测出负载状况.将所设计的升压式DC-DC转换器在CZ6H0.35μm标准CMOS工艺条件下进行仿真.结果表明,当负载电流发生变化时,转换器能够根据负载检测值的大小自适应地进行跳频变换.在负载电流为1mA的条件下,电源转换效率达到82%.系统环路能够在全负载范围内保持良好的稳定性,当负载电流以1.5μA/20μs跳变时,最大下冲和上冲电压分别为300和200mV,恢复时间分别只需80和60μs,版图面积约为1.26mm2.

摘要：基于中科院上海微系统研究所自主研发的相变存储器芯片,设计并实现了国内首个以相变存储器为存储介质的SD卡系统。本系统由多接口SoC芯片、6.375Mbits相变存储器芯片以及外围控制电路等构成。系统通过SD/MMC接口与上位机进行数据通信,并使用FAT文件系统进行管理。该SD卡系统容量为256kb,读取速度为2Mb/s,写入速度为0.5Mb/s。

摘要：传统的神经形态芯片一般采用SRAM阵列来存储突触权重,掉电后数据会丢失,且只能通过单一地址译码进行存取,不利于突触权重的更新.为此,本文基于40nm先进工艺并结合嵌入式相变存储器设计了一种非易失性突触存储阵列及神经元电路,为神经元的突触权重存储和更新提供了一种有效、高速和低功耗的解决方案.

摘要：设计了基于1T1R结构的16kb相变存储器(PCRAM)芯片及其版图。芯片包括存储阵列、外围读写控制电路、纠错电路(ECC)、静电防护电路(ESD)。版图上对纳米存储单元(1R)与CMOS工艺的融合作了优化处理,给出了提高存储单元操作电流热效率的具体方法。1R位于顶层金属(TM)和二层金属(TM-1)之间,包含存储材料以及上下电极,需要在传统CMOS工艺基础上添加掩膜版。读出放大器采用全对称的差分拓扑结构,大大提升了抗干扰能力、灵敏精度以及读出速度。针对模块布局、电源分配、二级效应等问题,给出了版图解决方案。采用中芯国际130nm CMOS工艺流片,测试结果显示芯片成品率(bit yield)可达99.7%。

摘要：提出一种应用于相变存储器芯片的新型开关电容电荷泵。对于16位的相变存储器芯片,系统擦写时间大于100ns,电荷泵的驱动能力至少为60mA。相比于传统开关电容电荷泵,该电荷泵根据负载电流大小自动生成一个使能信号,该信号通过控制升压模块功率管的开启与关断来调节输出电压,最终将输出电压控制在一个允许的范围内波动。采用40nm CMOS工艺对电荷泵进行设计和仿真,结果表明在5mA负载时,电源效率为87%,输出纹波为2.84mV;负载电流从0mA变化到60mA时,电源效率皆高于82%;负载电流变化在300mA/μs时,输出瞬态响应时间为1.63μs,满足相变存储器芯片的使用要求。

摘要：相变存储器发生相变时各个单元存在差异性,为了改善其写入数据时的可靠性及芯片的成品率,设计了一种可分别用电流和电压脉冲编程的写驱动电路。针对相变存储器SET过程的特性,写驱动电路可有选择地产生电流阶梯波或电压阶梯波。设计采用SMIC 130nm CMOS标准工艺库。对相变存储单元进行了测试,结果表明,用电流梯度波写驱动电路替代传统单一脉高电流脉冲波写驱动电路,相变存储器的低阻分布更加集中,可提高实验芯片的成品率。

摘要：本文提出一种基于反激式(Flyback)原边反馈控制结构的电感电流过零检测实现方法,主要应用于临界导通模式(Boundary Conduction Mode,BCM)下的LED恒流控制方案中。分析了传统反激式原边反馈控制结构方案在实现电感电流临界模式控制中的局限性,在此基础上,提出了一种不依赖辅助绕组的过零检测机制。基于0.35um CV800GS工艺,采用Cadence软件对系统进行仿真,结果表明,在不同负载和线电压输入条件下系统能够快速可靠地实现过零检测控制。