摘要：传统带隙基准结构的欠压锁定(UVLO)电路存在结构复杂、温漂特性差、功耗高等缺陷。为精准实现低温漂,提出了一种欠压锁定电路结构,该结构基于差分放大器的非对称性产生滞回电压,进而降低了阈值电压的温度敏感性,提高了阈值电压的精度。该欠压保护电路通过反馈控制法产生了上、下门限阈值电压,克服了单个阈值抗干扰能力差的缺点。电路基于0.18μm BCD工艺设计,仿真结果表明:当电源电压高于上门限阈值电压(V_(IH))2.2 V时,芯片系统正常工作;当电源电压低于下门限阈值电压2.01 V时,芯片系统被关断;在-55~+125℃温度范围内,该电路的滞回电压为0.19 V,V_(IH)温漂为0.01 V,滞回电压温漂为0.07 V,且该欠压锁定电路的功耗在3 V电源下为9.54μW。

摘要：为解决嵌入式领域对处理器不同性能面积的需求,以及对重排序缓冲区阻塞,保留站派遣长短周期指令时导致的吞吐率不平衡及堵塞问题,设计并优化了一种简便配置的参数化流水线超标量处理器。通过定制化流水线中的分支预测,缓存与运算单元,将RISC-V指令划分5大类处理,对不同周期的执行单元采用级联与并行的混合分布方式,将充当排序缓存中的指令再派遣,达到指令暂存和分类执行的目的,使一条不定周期指令可以携带多条单周期指令提交。缓存之间以直连方式进行通信,以避免复杂的公共数据总线以降低时序损耗。实验结果表明,该处理器可以通过配置达到IPC为0.746~1.476之间的性能,平均比同类型处理器IPC提升132.4%。

摘要：为了提高低压差线性稳压器(low dropout regulator,LDO)在全负载电流范围内的稳定性,提出了一种采用电流缓冲器的反嵌套密勒补偿结构(reverse nested miller compensation with current buffers,RNMCCB)的LDO,外部补偿环使用电流镜作为反相电流缓冲器,内部补偿环使用共栅级放大器作为电流缓冲器。该补偿结构不需要额外的晶体管,保证了LDO的负反馈性质;引入两个左半平面的零点,增加了电路的相位裕度。仿真结果表明,在轻载(1 mA)至重载(600 mA)、输出电容为0.1~5μF环境下,最小相位裕度为38°,输出电压的下冲为10.6 mV,上冲为11.7 mV,达到设计要求。

摘要：针对三维高效视频编码(three dimensional-high efficiency video coding,3D-HEVC)中高级残差预测(advanced residual prediction,ARP)算法没有充分利用深度图的数据特性而导致编码时间长、硬件加速资源占用率高的问题,提出了一种基于可重构硬件实现的ARP快速选择算法。本文首先依据深度图的数据特性将其分为近中远3个区域,然后设定阈值对不同区域下的高级残差预测算法进行快速选择,从而达到减少编码时间的目的。实验结果表明与标准平台HTM-16.1相比快速选择算法在平均峰值信噪比(peak signal to noise ratio,PSNR)的损耗仅为0.019dB的情况下编码时间降低8.10%。最后利用动态可编程可重构阵列处理器(dynamic programmable reconfigurable array processor,DPRAP)对ARP快速选择算法进行并行加速,再基于阵列处理器的重构机制提出一种可重构实现方案,达到对算法加速的同时降低硬件资源占用率的目的。实验表明所设计的可重构方案与并行方案相比总体减少了50%的处理元(process element,PE)数量和33.23%的指令数,平均加速比达到1.9。优化前后的算法结合视差估计进行对比验证,平均加速比达到2.5。因此本文对3D-HEVC算法的实时视频编码具有一定的参考价值。

摘要：近年来开关电源领域兴起的氮化镓(Gallium Nitride)类开关器件对电路控制算法产生了高速瞬态响应的要求,快速di/dt将引起电路失调等问题,研究发现大量文献基于滑模控制算法(Sliding Mode Control,SMC)的非连续控制特性完成了低频低功率开关电源针对Si的SMC设计,而GaN的中频高功率开关电源控制算法因为材料问题导致高频控制较难实现。因此针对GaN并通过改进算法增强电路瞬态响应与鲁棒性,减小代码存储体积。使用Simulink进行理论验证,嵌入式联调后进行算法与特殊DPWM模块的硬件加速设计,设计面积48 cm^(2),电路元器件数量与参数减小,电路使用寿命增加,密勒效应点降低2.5 V,硬件单元综合面积仅有63.3Kcells,DPWM控制波形在50 MHz主频下100 kHz至500 kHz可调,最高响应为1.05 MHz,最大输出功率为400 W,电源噪声为±0.8%。

摘要：Qi协议是目前应用最广泛的无线充电功率传输标准,随着无线充电的普及,无线充电接收端的产品逐渐多样化,因此,对无线充电发射端的兼容性要求也越来越高。为了增强无线充电发射端的灵活性和普适性,文中重点研究Qi v1.2.4协议中无线充电发射端接收与发送的数据包格式,采用自顶向下的模块方法设计实现Qi协议控制器来控制数据通信,其中包括Qi接收器和Qi发送器等。通过搭建外围解调电路,使用Qi无线充电器专用测试仪并结合FPGA对其验证,实验表明该设计可以实现数据包的实时接收与发送,同时,在50 MHz时钟下,与Cortex M0软件解码方式对比,该设计的执行时间减小了90%,准确性高达100%,可广泛应用于兼容Qi协议的无线充电发射端方案中。

摘要：子网隔离方法是解决片上网络众核处理器中大量应用程序并发执行时通信数据流相互干扰的重要方法.针对现有子网隔离路由算法只适用于某几种特定类型的不规则子网,降低了片上系统的利用率,给出了不规则子网的拓扑结构模型,并结合奇偶转向模型,提出了一种低开销的无虚通道隔离路由算法.算法采用维序路由规则传输数据包,一旦遇到不规则子网边界破坏了最小路由路径时,则改变路由策略,采用南北边界路由和东西边界路由2种模式传输数据包.通过合成负载通信模式测试和真实应用踪迹测试,对不同算法进行系统利用率、性能和功耗比较分析,结果表明所提出的隔离路由算法在不降低片上系统网络性能的情况下,提高了系统的利用率.

摘要：为满足嵌入式设备小面积高性能的需求,设计一种基于开源RISC-V指令集的32位可综合乱序处理器。处理器包括分支预测、相关性处理等关键技术,支持RISC-V基本整数运算、乘除法以及压缩指令集。采用具有顺序单发射、乱序执行、乱序写回等特性的三级流水线结构,运用哈佛体系结构及AHB总线协议,可满足并行访问指令与数据的需求。在Artix-7(XC7A35T-L1CSG324I)FPGA开发板上以50MHz时钟频率完成功能验证,测试功耗为7.9mW。实验结果表明,在SMIC110nm的ASIC技术节点上进行综合分析,并在同等条件下与ARM CortexM3等处理器进行对比,该系统面积减少64%,功耗降低0.57mW,可用于小面积低功耗的嵌入式领域。

摘要：动态时间规整算法(Dynamic Time Warping,DTW)是语音识别中常用的技术之一。为了提升因数据量增加以及算法对数据的高度依赖性所导致的计算性能降低,提出一种针对语音帧的动态时间规整算法硬件架构。识别计算过程中,通过使用算法时间复杂度相对低的下界距离函数(Lower Bound Function,LBF)取代算法时间复杂度高的动态时间规整算法进行语音特征序列全模板匹配,筛选出近似的语音特征序列,经过逻辑组件的流水线调度送入PE-FIFO环形计算单元,进行精准动态时间规整计算。实验使用ARTIX-7 XC7A35T器件进行板级验证,平均耗时4.58 ms,相较于同类型硬件识别方案速度提升4倍以上,识别率达到91%。

摘要：针对超标量处理器中长周期执行指令延迟退休及持续译码导致的重排序缓存(ROB)阻塞问题,提出一种指令乱序提交机制。通过设计容量可配置的多缓存指令提交结构,实现存储器操作指令和ALU类型指令的分类退休,根据超标量处理器架构及性能需求对目标缓存和存储缓存容量进行参数化配置降低流水线阻塞风险,同时利用指令目的寄存器编码提交模式加快指令提交速率。实验结果表明,该机制提高了单次指令提交数量,基于该机制的超标量处理器相比传统基于ROB顺序提交机制的超标量处理器在减少硬件开销的情况下平均IPC指数提升46%,相比基于值预测、乱序退休和组提交的超标量处理器平均IPC指数增益为19%,综合性能更优。