摘要：提出了一种适用于多模式零中频接收机的1位级联可重构σδ调制器结构。该调制器采用双采样技术及前馈通道提高动态范围。推导了缩放系数以获取所需的噪声成形。分析了电路的非理想性,并利用Matlab/SIMULINK进行行为级建模得出电路子模块的指标。仿真得到的GSM/Bluetooth/GPS/WCDMA/WLAN/WiMAX的峰值信噪比分别为85/81/67/65/56/48dB,满足各通信标准要求,验证了该结构的有效性和电路的可行性。

摘要：设计了一个应用于0.9 V电源电压,精度达16 bit,功耗仅为300μW的音频σδ调制器.调制器采用了前馈单环三阶结构,以降低整个调制器的功耗;并采用时钟自举电路以实现低电压下CMOS开关的良好导通.芯片采用SMIC 0.18μm一层多晶六层金属工艺进行设计和仿真,芯片核心部分面积为0.7 mm×0.66 mm.后仿真结果显示该调制器在20 kHz的音频信号带宽范围内信噪比可达93 dB.

摘要：非对称数字用户环路(ADSL)是一种宽带接入网技术,对其调制解调器电路中模数转换器的带宽和精度要求较高。∑△调制器具有高精度和低功耗的优点,但是由于采用过采样技术,其带宽较小。为了增加带宽适合宽带应用,本文采用基于块数字滤波器的调制器结构设计了应用于ADSL的两通道二阶宽带∑△调制器系统。该∑△调制器在不提高系统时钟频率的条件下,可使系统的有效采样频率增为原来的两倍,从而使得其带宽增加1倍。采用带通噪声传递函数降低了由于通道系数失配而折叠到信号带宽内的噪声,提高了调制器的信号噪声失真比。利用SIMULINK软件工具对电路非理想特性进行了建模和仿真,仿真结果表明在系统时钟频率为71.4MHz,系数失配为0.5%的条件下,调制器的带宽为1.1MHz,噪声失真比为83.9dB,满足ADSL的应用要求,并且该调制器能够有效地抑制闲杂音,不需要采用随机扰动信号来抑制调制器的闲杂音,简化了后续的电路设计。

摘要：设计了一个应用于18位高端音频模数转换器(ADC)的三阶低功耗σδ调制器.调制器采用2-1级联结构,通过优化调制器系数来提高其动态范围,并减小调制器输出频谱中的杂波.电路设计中采用栅源自举技术实现输入信号采样开关,有效提高了采样电路的线性度;提出一种高能效的A/AB类跨导放大器,在仅消耗0.8mA电流的情况下,达到100V/μs以上的压摆率.针对各级积分器不同的采样电容,逐级对跨导放大器进行进一步功耗优化.调制器在中芯国际0.18μm混合信号CMOS工艺中流片,芯片核心面积为1.1mm×1.0mm.测试结果表明在22.05kHz带宽内,信噪失真比和动态范围分别达到91dB和94dB.在3.3V电源电压下,调制器功耗为6.8mW,适合于高性能、低功耗音频模数转换器应用.

摘要：为了推广开关电流电路技术（ＳＩ）的应用，引用了新型的两步采样开关电流技术（Ｓ２Ｉ），对该电路中减小时钟馈漏效应的几种方法进行了分析。利用差分平衡结构的Ｓ２Ｉ存储单元设计了平衡Ｓ２Ｉ积分器，并在此基础上设计出一种平衡差分结构的二阶σδ调制器。该调制器能够完全与标准ＣＭＯＳ数字工艺兼容。利用标准１．２μｍ数字ＣＭＯＳ工艺的ＨＳＰＩＣＥ模型参数进行模拟，并用ＭＡＴＬＡＢ对ＨＳＰＩＣＥ输出结果进行了分析，验证了σδ调制器的功能。

摘要：本文研究了带通σδ调制器的稳定性及设计。

摘要：设计了一种应用于助听器的4阶连续时间单环单比特量化σδ调制器.采用有源RC积分器实现连续时间前馈环路滤波.通过采用2级AB类放大器同时实现了低电压下积分器的低功耗和大电压输出摆幅.提出了用固定延时锁存比较结果的方法,消除了由量化器的信号相关延时带来的负面影响.调制器采用中芯国际0.13μm工艺,通过仿真显示,在20kHz信号带宽和128倍过采样率条件下,调制器的信号噪声失真比可以达到105.5dB.在1V电源电压下,调制器功耗仅为110μW.

摘要：设计了一种应用于音频的5阶离散时间单环单比特量化σδ调制器.提出一种改进的开关型AB类运算跨导放大器(OTA)电路,实现了低电压下积分器的低功耗和高转换速率.OTA仅在半时钟周期工作,有效降低调制器功耗.电路采用TSMC 0.18μm 1P4M标准CMOS工艺实现,后仿真结果表明,无杂散动态范围(SFDR)和信号噪声失真比(SNDR)分别达97.6dB和87.3dB,调制器版图面积0.4mm2.在1V电源电压下,消耗电流260μA,品质因数(FoM)达到286fJ/c-step,实现了低压低功耗高精度的设计目标.

摘要：高阶连续时间型σδ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型σδ调制器结构.采用冲激不变法将离散时间型σδ调制器变换为连续时间型σδ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.

摘要：介绍一个适用于低中频架构的四阶连续时间正交带通σδ调制器的设计,通过采用复数积分器代替传统的谐振器,优化了调制器的噪声整形性能。调制器采用开关电容反馈DAC来减少对时钟抖动的敏感度。电路设计采用smic0.13mixed-signalCMOS工艺,仿真结果表明,在12MHz采样频率下,调制器的信号噪声失真比可达到78dB,其信号带宽为200kHz,中心频率在200kHz。