摘要：提出了一种基于Σ-Δ调制的单比特Hopfield人工神经网络(HNN)的设计方法.网络中各神经元的输入输出均为基于Σ-Δ调制的单比特信号,这解决了多比特并行分布网络扇入扇出的难题.同时在设计12神经元全并行Hopfield网络过程中,通过数字后端设计,优化了关键模块,减小了系统的面积及功耗.最后采用同步扰动学习算法(SLA)实现了在片训练系统,通过此训练系统Hopfield网络实现了文字的联想记忆.

摘要：文章首先分析了低电压对于低功耗CMOSΣ-"调制器设计提出的挑战,使用了自顶向下的设计策略,利用Hspice和Simulink对开关电容放大器和开关电路非理想特性建模,通过Matlab优化低功耗结构的运算放大器电路参数,最后给出了系统仿真结果。仿真结果显示,使用0.18#m2p6mCMOS工艺设计的Σ-"调制器在1.5V低电源电压条件下,信号带宽为200KHz,峰值信噪比达到93.5dB,动态范围为96.3dB,满足了GSM/PCS1800/DCS1900等无线应用的要求。

摘要：对一款适于16位音频A/D转换器的Σ-Δ A/D调制器进行了系统级设计,考虑了影响调制器性能的各种非理想因素,建立了一整套噪声模型,并进行了仿真分析。将仿真结果与未考虑非理想因素的结果进行比较,可以看出,考虑了非理想因素的建模更能预测实际电路的性能,从而更好地为晶体管级电路设计做铺垫。

摘要：设计了一种适用于数字音频功放中△-∑ A/D的全差分跨导运算放大器,通过采用增益增强方法,使运放具有较高的直流增益。电路采用SMIC 0.5μm CMOS混合信号双阱工艺。并在Cadence环境下用Hspice进行模拟仿真。结果表明:该运放增益可达85dB,负载电容为2.5pF时,相位裕度为68.8°,单位增益带宽为44.3MHz,共模抑制比为127dB,输入共模范围为0.3V^4.4V。

摘要：论述了二阶Σ-Δ调制器的基本原理,将Σ-Δ调制技术应用于微加速度计系统设计,运用冲激响应不变法,建立了系统的离散时间模型。采用最小均方方法,将量化器等效为线性增益与量化噪声的叠加,建立了系统的准线性模型。对系统的频率特性进行了分析,结果表明,基于该技术的微加速度计系统在工作频段内噪声能够得到有效的消除。

摘要：由于锂离子电池的充放电过程对应的是电池内部材料化学反应的过程,故其充放电过程是非线性的。为了精确地量测电池可输出电量,提出了一种行之有效的库仑监测法,重点阐述了如何在硬件上实现双Σ-ΔADC和微控制相关设计。该库仑监测法利用双Σ-ΔADC,在监测流经电池的瞬间电流的基础上,同时记录电池电压,以及芯片内外部温度等信息,最大程度上实现对电池可输出电量算法的补偿,从而构架高精度智能型电池管理系统。

摘要：由于具有转换精度高和其他一系列优点,∑-Δ过采样A/D转换技术近年来颇受重视,而模拟和混合信号系统的硬件描述语言VHDL-AMS为其提供了一种良好的设计方法。本文根据∑-ΔA/D转换器的原理,建立了一个包括二阶∑-Δ调制器和抽取滤波器的转换器VHDL-AMS模型,同时结合Szermer提出的模型,对两种结构进行了仿真、比较和分析。

摘要：对怎样提高∑-△调制器的性能,做了详细的理论推导。并运用推导结果,综合考虑硬件电路的实现难易,设计了较高信噪比的5阶1位∑-△调制器。并用matlab中的Delta-Sigma工具箱对所设计的∑-△调制器进行编程仿真。仿真结果表明,当采样率取64,通过对结构的设计和改进,实现了较高的信噪比。

摘要：介绍了一种用于∑-△音频DAC中能有效节省面积的插值器设计与ASIC实现方法。阐述了插值器的基本原理及常用设计方法。针对单级多倍插值器电路硬件消耗较大的问题,提出了4级级联多倍插值器结构和串行计算的电路架构。采用Synopsys和Cadence公司的EDA工具进行了完整的硬件电路设计、仿真和版图设计。芯片留片采用VIS公司3.3V,0.35#m的CMOS工艺。