摘要：提出一种基于忆阻器三值逻辑电路的优化方案.针对组合逻辑电路中忆阻器多个级联门导致输出信号退化和逻辑结果错误等问题,利用忆阻器作为主流器件设计缓冲器,对逻辑电路的性能改善明显.利用LTspice对所提出的缓冲器在三值数据比较器、乘法器、减法器以及编码器等电路中进行有效性验证.改进后的电路输出信号高电平约2 V,低电平约为0,可为后续研究复杂逻辑运算、大规模忆阻器的三值以及多值电路的设计提供新思路.

摘要：三值逻辑模型检验是对更高层的模型抽象验证的一种方法,对其验证中常常需要给出正例和反例.为此,讨论了三值逻辑模型检验以及正例和反例的提取,并在给出一套三值逻辑证明规则的基础上形成一个证明系统;运用该系统可以证明模型是否满足某个性质;在证明过程中为存在路径量词提取正例,为全称路径量词提取反例.正例和反例的提取可给模型的细化指明方向.最后通过实例给出了该证明系统在数字逻辑电路验证中的应用.

摘要：分析了现有的模型检验技术应用于模态转移系统的三值逻辑公式的模型检验中存在的问题·提出了把模态转移系统转换成Kripke结构的算法以及三值逻辑公式转换成2个二值逻辑的算法,经过转换后可用现有的模型检验技术进行模型检验·用该算法转换后,状态数、转移数和原子命题数目与原模型呈线性关系,没有增加模型检验的复杂度·

摘要：本文提出一种新的三值平面逻辑细胞阵列，对这种阵列的性质进行了研究，这种阵列具有设计简单、可逆和易于推广等特点，不仅可用于逻辑函数的设计，还可实现具有较高安全性的数据加密与解密系统。

摘要：本文从负数表示的研究引入对称三进制系统与对称三值逻辑.基于作者提出的传输函数理论,本文讨论了基本对称三值运算的CMOS电路实现,并已用计算机模拟证明它们具有正确的逻辑功能与理想的DC传输特性.基于这些基本电路单元,本文进一步设计了实现加法与乘法的两种对称三值运算单元.

摘要：通过对多值单稳态—多稳态转换逻辑单元的分析,发现开关信号理论可以准确地解释其工作原理。在此基础上,提出了三值共振隧穿二极管电路一般结构,用于实现任意三值逻辑函数。相应的电路设计方法可归为求取开关函数的最简表达式,并用异质结场效应晶体管实现,从而避免电路中共振隧穿二极管参数的调整,简化整个设计过程。模拟仿真表明所设计的电路具有正确的逻辑功能。

摘要：模型检验技术是形式化验证中比较成熟的技术,但随着设计系统规模的增加,状态爆炸已成为其发展的一个主要问题。为解决此问题,本文提出对系统进行抽象,建立不完全的状态模型,在此状态模型上来验证表示其属性的逻辑公式。这样一个逻辑公式的真值除了真、假外,还出现了第三种情况:未知,即在这个状态模型下无法确定其真值,需要更多的状态信息才能确定。本文还讨论了二值逻辑的模型检验技术,在此基础上给出了基于不完全状态空间的三值逻辑的模型检验算法,此算法与二值逻辑模型检验算法相比,没有带来时间复杂度的增加,最后给出了三值逻辑模型检验算法的应用。

摘要：多值逻辑是布尔逻辑的一种扩展形式,在许多应用中经常会遇到关于多值逻辑的问题。文章在基于DNA折纸术求解三值逻辑与门的运算中,以DNA单链或分子信标作为输入对脚手架链进行固定,从而形成二级结构;通过反应后荧光强度和凝胶电泳2种方法结合,来判断逻辑与门的运算结果。在整个反应过程中,只需要对DNA链的序列进行相应设计,可以减少因步骤繁多、错误杂交引起的误差。此外,该模型具有操作简单、灵敏度高、易于观察的优点,为多值逻辑研究提供了一种新思路。

摘要：现有忆阻器的三值逻辑电路设计中无法级联且无法保存输入输出值,导致面积开销和功耗增加.通过对忆阻器辅助逻辑进行扩展,设计了忆阻器的三值逻辑门,具备三值逻辑的完备性.在此基础上设计实现了三值译码器和三值加法器.使用Spice仿真软件对所设计的电路进行了验证.结果表明:与已有的文献进行比较,所提出的电路面积和功耗有所减少.

摘要：本文探讨了一种新的CMOS三值逻辑系统,建立了一套完备的CMOS三值逻辑基本单元电路。给出了CMOS三进制乘法器及9进制7段字形译码器的设计方案。并分析、讨论了该系统的特点。