摘要：设计了以 CPL D为核心处理芯片的多路数据采集系统 ,整个数据采集系统可实现最大采集频率为 80 0 k Hz,通道数为 4 8路的模拟信号的采集。系统中采用了 TI公司最新推出的高速低功耗 A/ D芯片 THS12 0 6,大大降低了系统功耗 ,还采用了 AD公司的 ADμC812实现采集器与

摘要：SSI接口即同步串行接口具有传输速度快、连线简单、抗干扰能力强等优点,因而在光电编码器上得到了越来越广泛的应用,但其与计算机接口的连接实现较为复杂,在一定程度上影响了SSI接口光电编码器的推广和应用。基于复杂可编程逻辑器件CPLD开发的SSI接口模块SSI208P,实现了SSI接口编码器数据的高速并行采集。文章对SSI208P模块进行了详细介绍,并给出了硬件设计和软件设计思路及实现方法。

摘要：随着现代安防技术的发展,大范围远程监控的应用越来越多,而远程监控中如何传输成为其主要问题.文中介绍了一种用于光纤传输的,基于CPLD(复杂可编程逻辑器件)的视频、音频等数据的远程传输设备的设计和实现.实验证明,该设计能够较好地完成远程传输任务,其监控图像清晰、数据准确,可以广泛应用于安防行业.

摘要：完成了用于某数字阵雷达试验阵系统光纤数据接收单元的设计和开发工作。该单元作为雷达T/R组件和信号处理分系统之间的桥梁,通过光纤完成雷达回波数据的接收,同时可以实现雷达回波数据一个重复周期的乒乓存储和传输。除此之外,光纤数据接收单元实现了与雷达定时监控分系统的串口通信功能。给出了一种基于FPGA和光纤接收模块的实现方案,介绍了光纤数据接收单元的系统构成、硬件接口电路设计以及FPGA中各个控制模块的开发。

摘要：在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分。解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能。

摘要：为了分析调制系统效率与资源耗费的矛盾问题,设计了两种PPM调制系统,即系统A与系统B。系统A每次对两位二进制进行PPM调制,即先对输入的数据进行串并转换,每次并行输出两位数据,将输出的数据与时隙计数值进行比较,相等时输出一个脉冲。系统B则是对每位二进制进行独立的PPM调制,即先进行数值变换,用两位二进制代表一位数据信息,然后将转换后的两位二进制与时隙值进行比较,相等时输出一个脉冲。从时序仿真、功耗与资源占用结果对比可得:在50MHz的时钟下,本设计的两种调制系统均能对输入数据进行PPM调制,且系统B比系统A的总功耗少0.26mW,总逻辑单元少占用95个,但效率下降50%。

摘要：介绍一种导线插接件自动校线仪设计方案,给出样机硬件原理图及各部分工作原理,并说明了软件设计思路和操作功能的实现。大量试验表明该装置能可靠的完成机车电缆配线正确性检验。

摘要：在数字通信系统的数据传输中,多数通信数据为串行方式,而大多数处理器要求数据以并行方式存储和处理,所以经常需要将串行传输的数据变换成并行传输,或者将并行传输的数据变换成串行传输,这时就需要串并/并串转换器。在此介绍了串并/并串转换器基本原理,并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片EP1K30QC208-2实现了串并/并串转换器的设计,仿真及实验结果表明采用此设计方案是可行的。

摘要：随着技术的进步和战场环境的日趋复杂,数字波束形成(DBF)体制雷达得到了广泛的应用。但是,其多变的需求为DBF体制雷达信号处理机的设计提出了更高的要求。本文对DBF的FPGA实现方式进行研究,提出一种在使用资源一定的情况下,能够满足数据率与波束数互换的通用实现方法。

摘要：数据收转发是指数据的接收和发送。在接收数据时要进行两次握手信号,第一次握手信号确定网络是否忙,网络空闲时发出第二个握手信号告之端口开始传输数据,网络忙则发出暂停接收信号。在发送数据时,也要进行两次握手信号,第一次握手信号确定网络是否忙,网络空闲时发出第二个握手信号告之端口开始输出数据。当要向本端口发送数据时,首先要发出一个握手信号,如果此时空闲才接收,如果忙则告诉对方暂停接收,同时告诉协议转换部分接收数据。