摘要：针对并行传输技术在高速数据传输中存在的问题,本文以SerDes器件TLK2711作为高速串行数据传输的物理层,在FPGA中设计并实现高速串行数据传输链路层协议,该协议为轻量级的点对点全双工串行通信协议。文中对协议的实现进行了详细的描述,对设计的协议进行了功能仿真和实物测试,经测试该通信协议在TLK2711硬件的基础上能够实现最高2.7Gbps的数据传输速率,误码率小于10^(-12)。

摘要：基于SMIC(中芯国际)14 nm CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)工艺,设计实现了速率最高可达28 Gb/s的串行收发器IP核(Intellectual Property core,一种具有知识产权的特定电路功能模组)。为了能够处理复杂应用场景,损耗高于30 dB的信号链路,发送端引入了多Tap(抽头系数)的FFE(Feed Forward Equalization,前向反馈均衡器),接收端引入连续线性均衡器和自适应的多Tap数字DFE(Decision Feedback Equalization,判决反馈均衡器),2种均衡相互配合,实现高速传输信号的均衡需求;为了降低功耗,发送器的驱动器避免使用传统的电流模结构,采用新型SST(Source-Series Terminated,源端串联端接)的驱动器结构,实现高速的同时,可以充分利用FinFET(Fin Field-Effect Transistor,鳍式场效应晶体管)的工艺特性,降低功耗且缩小芯片面积。测试表明,该高速串行收发器IP核每通道面积为0.53 mm^(2),每通道功耗为275 mW,发送和接收电气特性均符合协议要求。

摘要：在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用串行收发器接收端恢复数据检测时钟相位,然后采用"重启法"实现恢复时钟相位的固定。该方法不需要额外的硬件设计,只使用一路串行收发器和少量硬件语言编程,简单易行,并经过了实验室验证。

摘要：针对工业应用无源光网络开发周期长,灵活性差的缺陷,提出利用现场可编程门阵列内部集成的高速串行收发器代替外接物理层芯片的设计方案。改进分层设计模型和数据帧结构,突发同步字符长度可根据光线路终端收发器突发同步性能在线重配置。板级验证结果表明,系统能够在3.125 Gbit/s速率下完成数据帧接收和突发模式发送,具有兼容性高、复杂度低等诸多优势。

摘要：JNEYe链路分析工具提供了验证和电路板级全套设计工具。JNEYe支持设计人员迅速方便的评估高速AlteraFPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合行为仿真方法。JNEye工具经过优化，支持A1tera10代系列产品，为用户提供了评佶Altera下一代FPGA和SoC收发器链路性能的平台。

摘要：赛灵思公司宣布推出首批集成有622Mb／s-10．3125Gb/s串行收发器的Virtex--4 FX60 90nm FPGA．该款FPGA具有比业界其他竞争高速串行I／O解决方案更佳的设计余量和灵活性。对于运行速度低于10．3125Gb／s的设计，它可保证设计人员在需要时获得更高带宽。Virtex-4 FX FPGA对广泛的高速串行应用都极为适合，如服务器、存储子系统、通信线路卡和背板等。

摘要：赛灵思公司(NASDAQ:XLNX)宣布向客户发货首批带有集成622Mbps 10.31 25Gbps串行收发器的Virtex-4 FX60 90nm FPGA,该款FPGA可比业界其它竞争高速串行I/O解决方案提供更佳的设计余量和灵活性.对于运行速度低于10.3125Gbps的设计,它可保证设计人员在需要时获得更高带宽.这意味着客户将获得更低的器件成本和风险,从而允许工程师可确保其产品的未来适用性.凭借这些先进功能,Vinex-4 FX FPGA对广泛的高速串行应用都极为适合,例如服务器、存储子系统、通信线路卡和背板等.

摘要：Ahera公司发布JNEye链路分析工具，提供验证和电路板级全套设计工具。JNEye支持设计人员迅速方便地评估高速Altera FPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合行为仿真方法。JNEye工具经过优化，支持Altera 10系列产品，为用户提供了评估Ahera下一代FPGA和SoC收发器链路性能的平台。

摘要：文中针对USB2.0规范设计了一种高速收发器.在480Mb/s数据速率的高速模式下,在常规收发器的基础上作了改进,并为包络检波器设计了新颖的采样比较电路.该收发器基于SMIC0.18μm1P6M3.3V/1.8VCMOS混合信号工艺设计,HSPICE仿真结果表明:该收发器能够在480Mb/s的数据速率下按USB2.0规范要求发送和接收数据.