摘要：本文对影响Gbps串行链路信号完整性(SI)的主要原因进行了详细分析,提出了一系列改善信号完整性的解决方法和思想。实际设计了实验背板,测试结果验证了方法的有效性。

摘要：在高速串行链路中,均衡技术可以有效地提高数据速率或增加传输距离。该文介绍了串行链路设计中采用的主要均衡方案,并进行了对比分析,最后给出了均衡技术的一些选用建议。

摘要：本文提出了一种新型串行链路的设计方案 ,详细研究了数据采样时钟、数据多重采样、数据汇总分析、二次对齐策略等主要技术 ,还讨论了串行链路的特点及设计时应该解决的主要问题 .

摘要：无论是连接客户端路由器的千兆以太网接口,还是输出到显示器的低电压差分高清视频信号,在高速串行链路上获得无误码数据是一个巨大挑战。从用户角度看,衡量数字通信系统的基本指标是误码率(BER),它从统计学角度提供了一个评估整体系统失真度的指标。

摘要：2014年1月16日，德州仪器（TZ）宣布推出业界最早的两款10Gb／s串行链路聚合器IC。该TLK100811—8通道IC与TLK10022双通道IC可帮助系统设计人员减少通信、视频以及影像等众多终端设备所需的千兆位串行链路数量。它们可聚合和去聚合点对点串行数据流，实现通过背板、铜线缆以及光学链路进行的传输。

摘要：安捷伦科技宣布推出先进设计系统（ADS）高频电子设计自动化（EDA）软件的第3个更新版本（Update 3）。其新增特性包括串行器／解串器（SERDES）／Verilog模拟混合信号（AMS）协同仿真以及其它信号完整性能力．可为设计人员提供一个更完整的串行链路信号完整性设计流程，使他们能够确定模拟元器件和数字符器件将会协同工作。

摘要：在印制电路板(PCB)上,如果有高速信号进行长距离传输,其传输会因损耗、反射、串扰等方式引起信号完整性(SI)问题,很大概率会造成信号失真,在各个接收端无法完全复原驱动端信号。伴随着当今互联网数据量的快速增加,路由器和交换机等高速率通信设备的研究和设计非常重要,其中的关键传输通道———高速串行链路成为主要技术实现难点。基于SI理论,依据CEI-25G-LR标准对100G以太网下高速串行链路的关键组成部分进行建模和优化,对单通道下的单对差分信号进行分级建模仿真,并进行整体链路级联优化,其传输性能满足协议要求。

摘要：高速互联技术是构造工作站集群的关键技术之一,该文首先概述了实现高速互联的类数据传输方式,然后提出了多路串行链路技3术以实现高带宽、低延迟、灵活可扩展的互联网络,介绍了其中关键的多路数据同步逻辑,并采用和惠普串并转换芯片组实现FPGAGLINK了一块基于总线的互联通信接口卡。

摘要：飞兆半导体公司宣布推出名为μSerDes^TM(micro—SerDes)的创新超紧凑型串化器／解串器系列器件FINl2和FIN24，适于解决便携产品和消费电子应用中由于产品功能聚合而引致复杂性不断增加的设计难题。这些uSerDes器件能将传统的多数据并行传输缩减为2线高速串行传输，从而将互连导线数减少6至7倍。该串行链路使用创新的EMI抑制技术来实现，有助于用户产品更快获得电磁兼容(EMC)管理系统认可。

摘要：Maxim公司推出最新3．12Gbit／s千兆位多媒体串行链路（GMSL）SerDes芯片组，设计人员利用传统的STP或重量更轻、成本更低的同轴电缆即可支持高分辨率汽年信息娱乐系统。目前，汽车设计普遍采用STP电缆将数据传送至汽车信息娱乐系统显示器。然而，越来越多的OEM厂商开始尝试转向吲轴电缆方案，使成本和重量降低50％以上。