限定检索结果

检索条件"主题词=乘累加"
11 条 记 录,以下是11-20 订阅
视图:
排序:
32位DSP法器分析与设计
收藏 引用
《电子工程师》2007年 第11期33卷 49-51页
作者:陈爽 陈雷 孙国欣 刘闪 刘茂华 辛向利河北科技师范学院计算机系河北省秦皇岛市066000 大庆石油学院黑龙江省大庆市163318 
衡量DSP(数字信号处理器)芯片性能的一个重要指标是单位时间内能够完成乘累加操作的数量。乘累加速度的增加就会使得DSP芯片运算速度增加。因此,通过对数据通路中的法器进行各种设计分析,得出适合32位浮点DSP结构的法器,为得到较优...
来源:详细信息评论
聚类工具 回到顶部