摘要：针对片上树型网络设计,采用胖树结构来降低根节点阻塞的瓶颈效应,同时以低响应时间作为主要指标,基于该胖树结构提出了一种由交叉点开关网格组成的网络结构.网络设计中,采用了一种面向变消息优先级的树型结构来缩短部分关键路径的级数;同时利用设置参数的方式增强对向上和向下消息传输路径的控制,使得整体级数从2logn减少到logn+log(logn).该设计仍保持着树型结构传输局部性的优点,最差响应时间为Ο(logn),且网络规模越大,树中相应节点间的可行路径越多、容错能力越强.

摘要：为了提高多任务密码算法硬件实现的高效性,对密码算法的多核处理特征及多核互连结构设计基本定律——Amdahl定律进行了研究,提出了密码多核处理器的结构模型,并针对影响多核系统处理性能的参数进行了模拟及分析。基于分析结果,对通用多核处理器中常用的2D-Mesh互联结构进行了优化设计,并给出了优化方案的硬件实现。最后基于VCS仿真平台对设计方案进行了仿真验证。验证结果表明,相比于传统2D-Mesh结构,本方案具有较低的核间信息传递延迟,证明了改进方案的合理性。

摘要：众所周知,运营商互联网网络结构和路由策略可以决定网络流量的走向,影响运营商的建网成本和网络运维效率,甚至影响用户体验。分析骨干网与城域网互联的典型结构,选出合理的互联方式;基于优选的网络互联结构,分析路由策略的可行性,研究同一互联结构下不同路由策略的优缺点,为运营商互联网的构建、路由策略的制定以及网络的演进提供指导。

摘要：FPGA开关盒的设计主要关注于一种跨度互联线相互连接的研究。在这些开关盒中,不同跨度的互联线相互分隔和独立,在一定程度降低了互联的性能和利用率。提出了一种可以将不同跨度互联线通过可编程开关进行连接的混合型开关盒设计思想,提高10%互连结构的性能,而不会增加芯片面积以及功耗。此设计方法在复旦大学FDPFPGA芯片互联结构中得以应用。

摘要：针对在一种密码芯片上实现多种分组密码算法的要求,提出了基于可重构设计方案。重点研究了可重构设计模型,以及重构模型中的网络互联结构的设计。通过对比分析给出了适合于多种密码算法实现的具有高效可重构设计模型和互联结构。由对比性实验测试表明:设计的重构模型和结构,在实现四种分组密码算法时使用的资源数比实现单一一种密码算法最多增加了20%;实现的性能比单一一种密码算法的性能至多低15%。相对于同时在一个芯片上实现四种分组密码算法的设计方案,可重构模型总体的性价比优势非常明显。

摘要：简要介绍了国外电气互联技术的现状,从电路可制造性设计、堆叠装配、FPC组装设计与工艺、PCB可制造性分析及虚拟设计技术、微波电路互联结构及绿色清洗技术等7个方面分析了电气互联先进制造技术的发展方向。

摘要：传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型TiledCMP(chip multiprocessor)的结构设计中,片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信,高速点对点网络方式的片上多核互联结构模拟成为研究的热点。抽象片上Tiled方式16核功能单元结构,设计实现了SimTile模拟器,可提供配置灵活、功能单元齐全的片上多核处理器设计,支持高效率的全局共享缓存、高速片上路由结构。模拟器采用模块化的组件配置方式,片上核心数量与互联网络结构、数据一致性协议、全局寄存器通信与cache共享模式等,均可通过精简的参数调整。实验表明模拟器执行效率较高,为片上多核研究提供了灵活、高效并具备可扩展性的新平台。

摘要：从本刊上期测试可以看到,16核心设计的锐龙93950在CINEBENCH R20下就能获得近9000分的高分,如小幅超频更能轻松过万,其性能已经达到传统HEDT处理器的水准。试想,如果将更多的Zen 2核心聚集在一起,如果通过高效的互联结构,使得这更多的Zen 2核心能够齐心协力,处理器性能将达到怎样的水准呢?不用再猜想了,继第一、第二代AMD锐龙Threadripper处理器后,为了满足对性能有更高要求的设计师、专业人士,以及发烧友的需求,在经过长时间的潜心研发后,AMD现在正式推出了采用Zen 2核心的第三代锐龙Threadripper处理器,下面就让我们通过测试一起来感受它那无人匹敌的威力吧。

摘要：能否结合分析和归纳的优点设计出一种新的算法，使用近似的先验知识结合可用数据来形成一般假设？