摘要：在分析传统源极电感负反馈输入匹配结构缺陷的基础上,利用一个小值LC网络代替大感值的栅极电感,同时去掉源极负反馈电感。基于这种改进型输入匹配结构,设计了一种适用于无线接收机用的宽带CMOS低噪声放大器。结果表明,该LNA在工作频带内可达到15 dB的增益,2.75-3.65 dB的噪声系数,-10 dBm的1 dB压缩点,以及良好的稳定性。虽然输入匹配由于去除源极负反馈电感受到一定影响,但有利于降低噪声系数,并减小实际制作的芯片面积。

摘要：随着深亚微米和纳米CMOS工艺的成熟,设计和实现低成本的毫米波CMOS集成电路已成为可能。简述了毫米波CMOS技术的发展现状,介绍了毫米波CMOS集成电路的关键技术,即晶体管建模和传输线建模,并给出了毫米波CMOS电路的最新进展和发展趋势。

摘要：为了消除工艺、电压、温度(Process,Voltage,Temperature,PVT)波动及老化对片上集成有源滤波器带宽的影响,提出了一种新型带宽自动校准有源低通滤波器。通过时域采样有源低通滤波器对输入的响应,并与参考电压进行比较,算法电路根据比较结果调整滤波器电容大小,自动搜索到最佳的滤波器带宽。为了消除带宽校准过程中电路响应延迟对校准精度的影响,在时钟及其二分频信号控制下分别执行一次校准,然后通过倍乘和减法运算得到最终对PVT波动、老化及电路响应延迟均不敏感的精确的滤波器带宽。在65 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺下设计了一款带宽自动校准有源低通滤波器,仿真结果显示其低频增益为67 dB,在8~50 MHz带宽范围内带宽校准误差在0.7%以内。

摘要：提出一种利用噪声抵消技术减小热噪声因子的互补金属氧化物半导体(CMOS)宽带低噪声放大器电路.它具有不平衡变换器可转换单端信号为差分信号,无需外接平衡-不平衡变换器,也未采用电感匹配技术,进一步减小了芯片的面积.该低噪声放大器基于TSMC 0.18μm RF CMOS 1.8V的工艺设计,仿真和验证采用Cadence公司的Spectre工具.结果表明:在150～600MHz频带内的噪声系数为3.9dB,输入匹配参数S11小于-11.7dB,输入3阶截点IIP3为1.03dBm.

摘要：基于温度补偿的方法设计了一种高性能的CMOS基准电流源电路,该电路采用0．35mm N阱 CMOS工艺实现。通过Cadence Spectre工具仿真,结果表明,在-40-85℃的温度范围内,该电路输出 电流的温度系数小于40×10-6／℃。在3．3V电源电压下功耗约为1mW,属于低温漂、低功耗的基准电流源。

摘要：回顾了Si基发光的研究历程,归纳分析了新近几种实现Si发光的方法和其优缺点,其中包括多孔Si发光、GeSi/Si量子阱发光、Sip-n结位错发光、CMOSSi基发光、PERL结构Si基发光等方法。重点介绍了PERL结构Si基发光,分析了结构设计中的几个关键性因素。该结构利用了光电转换可逆性原理,基于普通的单光子和双光子辅助次禁带弱光发射过程,通过把位于有关的次禁带波长的吸收最小化,同时减少二极管内寄生无辐射复合的作用范围。期望通过该综述提高国内研究者对PERLSi基发光的重视,开拓以PERL为新思路、新方法的Si基光互连方向研究的新进展。

摘要：文章提出了一种速率为622Mbit／s的带自动增益控制（AGC）和自动偏移补偿（AOC）的光通信用跨阻集成放大器电路。本设计采用了中芯国际0．25μm 1P3M的标准互补金属氧化物半导体（CMOS）工艺。HSPICE仿真结果表明，在各种偏差最大的工艺条件下。跨阻放大器初始增益的浮动区间为-10．2％-9．7％，而AGC的初始偏置电压的浮动区间为-0．384％-0．307％。

摘要：本文基于65 nm硅基互补金属氧化物半导体工艺设计了一款Ka波段有源矢量合成移相器。该电路由正交耦合器、单端转差分信号的巴伦、可变增益放大器、信号合成网络组成。基于集总LC等效模型的正交发生器能够实现紧凑尺寸并获得高精度正交信号;可变增益放大器采用数字控制的共源共栅架构,能够实现精准的幅度调节,并提高输入输出之间的隔离度。实测结果表明,该移相器可在25 GHz~32 GHz频带范围内实现360°移相,相位步进5.625°,均方根(RMS)相位误差小于3°,寄生调幅RMS小于1 dB,电路面积为800μm×400μm,功耗11 mW。

摘要：为满足量子随机数发生器(QRNG)的小型化、集成化应用,设计了一种基于发光二极管(LED)光源并结合互补金属氧化物半导体(CMOS)探测的量子随机数发生器。量子随机数是以光量子固有特性确保随机数的高安全性,同时其低成本、高速率的处理方式也具有较高的应用价值。但是传统的基于高速模拟数字转换器(ADC)采样的信号处理方法存在成本高、系统复杂、后处理要求高等问题,并且ADC采样的不完美性还会引入伪随机的特性,降低系统的随机数特性,从而限制了其进一步的商业应用与推广。本文提出的量子随机数发生器基于电压比较二值法,利用像素间探测电压的随机性,以CMOS像素点探测输出的电压序列前后脉冲间的电压差值作为随机数熵源,从而获得量子随机数序列。该方法具备简单、可靠、易实现的优点,更利于产品的产业推广。

摘要：提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点.