摘要：设计了一种双层波分复用(WDM)光互连网络。上层为采用WDM和硬件路由技术的光纤环网,下层为采用8通道10Gbit/s数字交叉开关设计的星型网络。根据互连带宽要求,分别设计了两种支持1.056Gbit/s和4.224Gbit/sPCI总线全带宽的光网络接口卡(ONIC)。利用现场可编程门阵列(FP GA)在光互连网络中实现了数据包的硬件路由以及数字交叉开关的动态配置。随着网络规模扩展,每增加1个子网,子网间最大通信延迟增量仅为1.5μs。

摘要：针对多媒体数据的爆炸式增长急需高性价比的存贮解决方案,提出了一种基于交叉开关的近线存贮系统.该系统利用大容量的SATA硬盘阵列取代机械手控制的磁带库,通过交叉开关矩阵切换实现与主机按需连接.给出了存贮系统的模型,对交叉开关矩阵的硬件和固件设计、主机调度策略的设计思想、系统端口编址、硬盘端口编址、内部开关编址分别进行了阐述.原型系统验证本系统可以很好地满足多媒体业务的需求.

摘要：在片上网络中,交叉开关是路由器的重要组成部分,当其出现故障会导致数据无法传到下一跳,易造成资源浪费,影响整个网络的性能.对此,通过详细考虑交叉开关中数据分配器、内部链路以及数据选择器的故障情况,充分利用交叉开关的可用资源,提出交叉开关细粒度容错设计方案,实现容错路径的多样性.当数据到达数据分配器时,查看故障信息表,若存在故障则顺序选择一个无故障的数据分配器传输数据;当数据经过数据分配器传至内部链路时,若存在链路故障,同样查找故障信息表快速选择合适的容错链路进行传输;最后数据到达数据选择器,若此时数据选择器出现故障,数据则经过额外的数据选择器到达输出端口.实验结果表明,故障率逐渐增大的时候,该方案比已有方法平均延时降低了6%~36%,吞吐率提高了6.7%~27.7%,且容错效果不会随着故障率增大而显著下降.

摘要：为减少嵌入式系统片上多核互连网络的动态能耗,提出了一种基于频繁交换值的多核交叉开关节能方法.利用片上多核互连网络中值的局部性,设计了频繁交换值缓存(FEVC),通过减少互连链路上的通信量和位变换数,有效降低了片上交叉开关互连网络的动态能耗.为达到最佳节能效果,通过实验确定了FEVC中保存的值的个数.实验结果表明与原系统相比,在单独使用频繁交换值缓存,只保存4个数据值时可以实现节能13%,结合翻转码算法可使节能比例达到20%.

摘要：宏SIMD短向量管理部件是高性能通用微处理器和媒体处理器的重要部件。文章提出一种基于交叉开关的宏SIMD短向量管理部件设计,用于音频、视频和网络通信等多媒体数据处理,克服了传统SIMD体系结构中的数据结构与系统硬件不匹配的问题,满足了下一代高性能计算的要求。

摘要：具体阐述了VIM体系结构中对系统性能有着直接影响的关键部分存储交叉开关的研究与实现,包括对流水线的支持、访存指令的无阻塞传输、读取数据的正确返回以及仲裁调度算法的研究等,最后给出了存储交叉开关的顶层模块及仲裁模块的具体实现。

摘要：交叉开关是交换芯片和芯片组的核心逻辑。该文设计并实现了多处理器芯片组中的交叉开关,其工作频率在FPGA布局布线后可以达到100MHz。通过实践采样,对延迟和带宽进行测试,提出性能优化的策略,目前该交叉开关已稳定运行于龙芯2E多处理器系统中。

摘要：为满足堆栈处理器对于并行化程序应用的需求,提出一种多核堆栈处理器架构。在单核堆栈处理器的基础上,以交叉开关作为核间互连结构,通过对指令集、高速缓存器、一致性协议以及中断机制的设计,可在一个时钟周期内完成取指、译码、执行、核间数据传输和中断响应操作。在Xilinx FPGA芯片上进行单核、双核和四核堆栈处理器的实现,通过矩阵乘法计算进行性能实验验证,在100 MHz时钟频率的情况下,四核堆栈处理器的最大性能相当于单核堆栈处理器的3.99倍。实验结果表明,基于交叉开关互连的多核堆栈处理器架构可较好发挥多核堆栈处理器中每一个核心的性能。

摘要：作为一种可重复使用的器件,现场可编程门阵列(FPGA)受到越来越多的关注,它以面积为代价换取使用的灵活性。在FPGA芯片的设计中,通过分析交叉开关结构的特点,将传输管逻辑应用于其中。采用这种传输管结构的交叉开关,大大降低了芯片实现所需的晶体管数目,减小了芯片的版图面积,从而提高了FPGA芯片的面积效能。

摘要：单片多处理器是业界公认的提高计算性能的有效方法,现已成为微处理器体系结构一个不可避免的趋势;以32位RISC微处理器"龙腾R2"的结构为基础,采用MPC107作为桥接芯片连接并控制处理器核、PCI总线和主存等外部功能单元,对多核微处理器间的互联结构这一关键技术进行了研究分析;设计了一种基于交叉开关的不完全对称多处理器系统结构模型,主控单元采用优先级调度仲裁算法处理资源争用,并通过软件仿真及FPGA平台验证了四核互联的交叉开关设计思路正确性。