摘要：忆阻器作为一种新型电子元件,具有尺寸小、读写速度快、非易失性和易于与CMOS电路兼容等特性,是实现非易失性存储器最具发展前景的技术之一。但是已有的多值存储交叉阵列存在电路结构复杂、漏电流和存储密度低等问题,影响了多值存储交叉阵列的实用性。该文提出一种基于异构忆阻器的多值存储交叉阵列,其中存储单元由1个MOS管和两个具有不同阈值电压和Ron阻值的异构忆阻器构成(1T2M),可实现单个电压信号完成4值读写的操作,减少电流通路的同时简化了电路结构。通过PSpice进行仿真验证,表明所提出的1T2M多值存储器交叉阵列与已有工作相比,电路结构更简单,读写速度更快,并较好地克服了漏电流问题。

摘要：随着实时控制、信息处理和图像处理等领域对运行速度要求的逐渐提高,需要开发出一种模糊硬件电路和模糊芯片来实现快速实时的模糊推理.基于忆阻器交叉阵列结构,设计了一种新型模糊神经推理系统,为模糊推理系统的硬件实现提供了设计方案.首先通过对复杂非线性函数建模,验证了所设计的模糊推理系统的准确性,该系统不仅具有处理大量输入输出数据的能力,而且推理过程中不需要繁琐的优化算法.然后将设计的推理系统应用于模糊PID控制器中,通过实验仿真,表明该系统在模糊控制方面有广阔的应用前景.

摘要：研究了忆阻器的电荷控制和磁通量控制模型,构建了忆阻器Simulink模型,并对其仿真结果进行特性分析.提出了一种用于图像存储的忆阻器交叉阵列,可以实现黑白、灰度图像的存储和输出,并设计了基于Matlab的图形用户界面,通过选择和设定输入电压和图像类型、参数大小,便能直观准确地反映出忆阻器的行为特性及在二值和灰度图像上的存储特性,为更加方便地研究忆阻器及应用提供了有效的方法.

摘要：人工智能与物联网时代,大数据模型驱动的应用场景和计算任务层出不穷,极大促进了国家数字化发展.然而,传统冯·诺依曼(John von Neumann)体系架构的硬件系统由于存算分离的结构特点导致存储墙瓶颈,在数据密集型应用中消耗了大量的数据搬运成本,抑制了能效性能提升.存算一体技术是后摩尔(Moore)时代背离传统架构系统的新型计算范式,利用存储单元器件、电路内在特性,将基本的计算逻辑任务融入存储单元之中,从而消除数据搬运开销,有望实现智能计算硬件平台能效性能的显著提升.本文以契合存算一体技术的存储器件电路为切入点,概述基于传统互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)和新型非易失存储器件代表铁电晶体管的存算一体电路,并从器件、架构芯片、算法应用等层次讨论存算一体电路的跨层次协同设计优化方法.

摘要：储罐钢板凹坑缺陷漏磁场的分布较为复杂,单个传感器难以捕获足够的漏磁场信息。针对这一问题,设计了由三维磁传感器构成的直线阵列、环形阵列以及交叉阵列,对钢板圆形凹坑缺陷漏磁场进行检测。试验结果表明:直线阵列可以区分主漏磁信号和次漏磁信号,从而获取各维度的环向微分特征值;环形阵列能够在缺陷上方形成检测面域,从而可以提取任意时刻x向、y向的磁场变化率;交叉阵列能抵抗共模信号的干扰,减小小车抖动等因素的干扰;阵列式扫查能够挖掘更多的特征值信息。